FPGA中實現(xiàn)邏輯功能的基本原理
    現(xiàn)場可編程門陣列是20世紀80年代中期發(fā)展起來的另一種類型的可編程器件。HA17902G它不像CPLD那樣采用可編程的“與一或”陣列來實現(xiàn)邏輯函數(shù)，而是采用查找表(LUT)實現(xiàn)邏輯函數(shù)。這種不同于CPLD結(jié)構(gòu)的特點，使得FPGA中可以包含數(shù)量眾多的LUT和觸發(fā)器，從而能夠?qū)崿F(xiàn)更大規(guī)模，更復雜的邏輯電路，避免了“與一或”陣列結(jié)構(gòu)上的限制和觸發(fā)器及I/()端口數(shù)量的限制。
    近年來，生產(chǎn)工藝上的進步大大降低了FPGA的成本，其功能及性能上的優(yōu)越性更為突出。因此，F(xiàn)PGA已成為目前設(shè)計數(shù)字電路或系統(tǒng)的首選器件之一。

              
    在FPGA中，實現(xiàn)組合邏輯功能的基本電路是LUT和數(shù)據(jù)選擇器，而觸發(fā)器仍然是實現(xiàn)時序邏輯功能的基本電路。LUT本質(zhì)上就是一個SRAM。目前FPGA中多使用4個輸入、一個輸出的LUT，所以每一個LUT可以看成是一個有4棍地址線的16×1位的SRAM。例如，要實現(xiàn)邏輯函數(shù)F= ABJ- CD，則可列出F的真值表，如表10.2.3所示，可將F的值寫入SRAM中，如圖10.2.12所示。這樣，每輸入一組ABCD信號進行邏輯運算，就相當于輸人一個地址進行查表，找出地址對應的內(nèi)容輸出，在F端便得到改組輸入信號邏輯運算的結(jié)果。
    表10.2.3 8421碼轉(zhuǎn)換成余3碼的真值表
    圖10.2.12 4輸入查找表
    當用戶通過原理圖或HDL語言描述了一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果（真值表），并把結(jié)果寫入SRAM，這一過程就是所謂的編程。此后，SRAM中的內(nèi)容始終保持不變，LUT就具有了確定的邏輯功能。由于SRAM具有數(shù)據(jù)易失性，即一旦斷電，其原有的邏輯功能將消失。所以FPGA -般需要一個外部的PROM保存編程數(shù)據(jù)。上電后，F(xiàn)PGA首先從PROM中讀入編程數(shù)據(jù)進行初始化，然后才開始正常工作。