排除電路板中的故障
發(fā)布時間:2013/10/25 19:22:53 訪問次數(shù):713
排除電路板中的故障。12V電源連接到分壓器的電路板,TQ3131并且將分壓器電路板與為其提供參考電壓的3臺設(shè)備連接,如圖6. 72所示。對于8種不同情況,用電壓表測量每一個有數(shù)字標記的測試點的電壓。在每種情況下,找汁;電壓測量值所表現(xiàn)出的問題和故障。
①使用multisim仿真軟件,按第一步中的原理圖連接電路,并證明第三步中求出的無負載輸出電壓。
②測量第六步中計算的負載電流值。
③通過在電路中插入故障并檢查電壓表在每個點的測量值來證明第七步中每一種情況下得Ⅲ的問題及故障。
串并聯(lián)電路是由串聯(lián)電流通路和并聯(lián)電流通路組合而成的。
為了求串并聯(lián)電路的總電阻,要先分析它們的串并聯(lián)關(guān)系,然后使用第4章和第5章的串聯(lián)電阻和并聯(lián)電阻的求和公式來計算。
要求總電流,用總電壓除以總電阻。
要求支路電流;使用分流公式、基爾霍夫電流定律或歐姆定律。給電路中每個問題找一個最合適的解決方法。
要求串并聯(lián)組合電路中任意一部分的電壓降,需使用分壓公式、基爾霍夫電壓定律或歐姆定律。給電路中每個問題找一個最合適的解決右法。
當在分壓器的輸出端接入一個負載電阻時,輸出電壓減少。
為了使負載的影響達到最小,負載電阻要比它所連接的那個電阻大很多。一般將這個值定為10倍,但是具體值取決于輸出電壓所要求的精確度。
要求有多個電壓源電路的任意電壓或電流,要根據(jù)疊加定理每次計算只有一個電源的情況。
平衡惠斯通電橋可以用來測量未知的電阻。
當輸出電壓為0時電橋是平衡的。在平衡情況下,連接在電橋輸出端的負載沒有電流通過。
排除電路板中的故障。12V電源連接到分壓器的電路板,TQ3131并且將分壓器電路板與為其提供參考電壓的3臺設(shè)備連接,如圖6. 72所示。對于8種不同情況,用電壓表測量每一個有數(shù)字標記的測試點的電壓。在每種情況下,找汁;電壓測量值所表現(xiàn)出的問題和故障。
①使用multisim仿真軟件,按第一步中的原理圖連接電路,并證明第三步中求出的無負載輸出電壓。
②測量第六步中計算的負載電流值。
③通過在電路中插入故障并檢查電壓表在每個點的測量值來證明第七步中每一種情況下得Ⅲ的問題及故障。
串并聯(lián)電路是由串聯(lián)電流通路和并聯(lián)電流通路組合而成的。
為了求串并聯(lián)電路的總電阻,要先分析它們的串并聯(lián)關(guān)系,然后使用第4章和第5章的串聯(lián)電阻和并聯(lián)電阻的求和公式來計算。
要求總電流,用總電壓除以總電阻。
要求支路電流;使用分流公式、基爾霍夫電流定律或歐姆定律。給電路中每個問題找一個最合適的解決方法。
要求串并聯(lián)組合電路中任意一部分的電壓降,需使用分壓公式、基爾霍夫電壓定律或歐姆定律。給電路中每個問題找一個最合適的解決右法。
當在分壓器的輸出端接入一個負載電阻時,輸出電壓減少。
為了使負載的影響達到最小,負載電阻要比它所連接的那個電阻大很多。一般將這個值定為10倍,但是具體值取決于輸出電壓所要求的精確度。
要求有多個電壓源電路的任意電壓或電流,要根據(jù)疊加定理每次計算只有一個電源的情況。
平衡惠斯通電橋可以用來測量未知的電阻。
當輸出電壓為0時電橋是平衡的。在平衡情況下,連接在電橋輸出端的負載沒有電流通過。
熱門點擊
- 卡諾圖及其畫法
- 4位二進制加法器
- 典型撥動開關(guān)的結(jié)構(gòu)圖
- 采用CD4511制成的八路數(shù)顯搶答器電路
- 三人表決邏輯電路
- STR-G8656內(nèi)部結(jié)構(gòu)框圖及引腳功能
- CMOS與非門電路
- 集成邏輯門電路及其應(yīng)用( 4011、4069
- 同相放大器
- RC電路中的功率
推薦技術(shù)資料
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究