繪制完原理圖后，需要測(cè)XC4VLX25-10FFG668I試電路原理圖信號(hào)的正確性，這可以通過檢驗(yàn)電氣規(guī)則來(lái)檢查電路中是否有電氣特性不一致的情況，如某個(gè)輸出引腳連接到另一個(gè)輸出引腳就會(huì)造成信號(hào)沖突，元件標(biāo)號(hào)有沒有出現(xiàn)重復(fù)等。選擇“Tools”工具菜單中的ERC電氣規(guī)則檢查項(xiàng)，將出現(xiàn)“Setup Electrical Rule Check”對(duì)話框，如圖5.43所示。
               

    圖5.43  “Setup Electrical Rule Check”對(duì)話框

     對(duì)話框中的參數(shù)如下：

     “Multiple net names on net”：該項(xiàng)檢測(cè)是否同一網(wǎng)絡(luò)上存在多個(gè)網(wǎng)絡(luò)標(biāo)號(hào)。

    “Unconnected net labels”：該項(xiàng)對(duì)存在未實(shí)際連接的網(wǎng)絡(luò)標(biāo)號(hào)，給出錯(cuò)誤報(bào)告。

    “Unconnected power objects”：該項(xiàng)對(duì)電路中存在未連接的電源或接地符號(hào)時(shí)，給出錯(cuò)誤報(bào)告。

   “Duplicate sheet designator”：該項(xiàng)對(duì)電路圖中出現(xiàn)圖紙編號(hào)相同的情況，給出錯(cuò)誤報(bào)告。

    “Duplicate component designator“：該項(xiàng)對(duì)電路中元件標(biāo)號(hào)重復(fù)的情況給出錯(cuò)誤報(bào)告。

    “Bus label format errors”：該項(xiàng)對(duì)電路圖中存在總線標(biāo)號(hào)格式錯(cuò)誤的情況給出錯(cuò)誤報(bào)告。

    正確的BUS格式，如D[0—7]代表單獨(dú)的網(wǎng)絡(luò)標(biāo)號(hào)D0~D7。