電路中元器件作用
發(fā)布時(shí)間:2014/3/23 17:02:57 訪問(wèn)次數(shù):872
Cl為輸入端耦合電容;C4為VT1發(fā)射極旁路電容;C5為輸出端耦合電容:C3為VT1高頻負(fù)反饋電容, AA40C-048L-050S用來(lái)消除放大器自激,并且抑制放大器的高頻噪聲;C7為濾波電容。
R6、R9、R8和Rl0用來(lái)減小兩只復(fù)合管的穿透電流。
Rll和C6構(gòu)成“茹貝爾”電路,消除可能出現(xiàn)的高頻自激,改善放大器音質(zhì)。
OTL功率放大器電路中輸出端電容電路分析
圖11-113所示是OTL功率放大器電路輸出端耦合電容電路。VT1和VT2是OTL功率放大器輸出管,Cl是輸出端耦合電容,BL1是揚(yáng)聲器。
圖11-113 0TL功率放大器電路輸出端耦合電容電路
輸出端耦合電容充電過(guò)程分析。通電后,直流工作電壓+V對(duì)電容Cl充電電流回路是:如圖11-114所示,直流工作電壓+V—VT1集電極一VTI發(fā)射極(VT1已在靜態(tài)偏置電壓下導(dǎo)通)一C1正極斗Cl負(fù)極~ BL1(直流電阻裉。┮坏鼐。很快電容C1充電完畢,Cl中無(wú)電流流過(guò),揚(yáng)聲器BL1中也沒(méi)有直流電流流過(guò)。
圖11-114電容C1充電電流回路示意圖
Cl為輸入端耦合電容;C4為VT1發(fā)射極旁路電容;C5為輸出端耦合電容:C3為VT1高頻負(fù)反饋電容, AA40C-048L-050S用來(lái)消除放大器自激,并且抑制放大器的高頻噪聲;C7為濾波電容。
R6、R9、R8和Rl0用來(lái)減小兩只復(fù)合管的穿透電流。
Rll和C6構(gòu)成“茹貝爾”電路,消除可能出現(xiàn)的高頻自激,改善放大器音質(zhì)。
OTL功率放大器電路中輸出端電容電路分析
圖11-113所示是OTL功率放大器電路輸出端耦合電容電路。VT1和VT2是OTL功率放大器輸出管,Cl是輸出端耦合電容,BL1是揚(yáng)聲器。
圖11-113 0TL功率放大器電路輸出端耦合電容電路
輸出端耦合電容充電過(guò)程分析。通電后,直流工作電壓+V對(duì)電容Cl充電電流回路是:如圖11-114所示,直流工作電壓+V—VT1集電極一VTI發(fā)射極(VT1已在靜態(tài)偏置電壓下導(dǎo)通)一C1正極斗Cl負(fù)極~ BL1(直流電阻裉。┮坏鼐。很快電容C1充電完畢,Cl中無(wú)電流流過(guò),揚(yáng)聲器BL1中也沒(méi)有直流電流流過(guò)。
圖11-114電容C1充電電流回路示意圖
熱門點(diǎn)擊
推薦技術(shù)資料
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場(chǎng)發(fā)展趨勢(shì)未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究