對于高頻去耦問題唯一真正的解決方法是在PCB內(nèi)使用多個離散或嵌入式電容。

   雖然另一個方法不解決基本的去耦問題，HD74LS157RPEL-E-Q 但它可以且已被應用于使較差去耦的不利影響最小化。目的是防止由去耦失效導致的噪聲電源平面干擾PCB的其他部分。

   將PCB電源層的噪聲部分與其他部分絕緣或分割，并通過一個兀型濾波器給隔離平面饋電可達到這一目的，如圖11-21所示。注意到只是電源層被分割開，而不是接地層。這個方法在隔離的電源層上不能減小噪聲或提高去耦有效性，但它防止這個噪聲污染主要的電源層。

   當只是一小部分電路工作于高頻時，這個方法最有效。高頻電路或一組電路與電路的其余部分隔離，且從隔離的電源平面饋電，如圖11-22所示。例如，如果一個微處理器是唯一工作于高時鐘頻率的芯片，則這個微處理器和它的時鐘振蕩器可能從被隔離的電源平面上饋入能量。另一個例子是將時鐘振蕩器和時鐘驅(qū)動與電路的其他部分隔離，且從一個被隔離的電源平面上饋入能量。多個被隔離的電源平面也可被用于不同的電路。

   圖11-23給出在一個由隔離平面供電的微處理器和它的振蕩電路的PCB上，從20～120MHz Vcc對地噪聲電壓。圖11-23 (a)給出在給微處理器供電的隔離平面上VCC對地噪聲電壓，圖ll-23(b)給出了主電源層上的V。c對地噪聲電壓。在圖11-23 (a)中，我們看到微處理器的無效去耦產(chǎn)生大量的時鐘噪聲。將圖11-23 (a)和圖11-23 (b)進行比較，我們看到與被隔離的電源平面上的噪聲相比較，在60MHz以上在主Vcc平面上的時鐘噪聲實際上已排除，低于60MHz時噪聲也減小很多。