WR．：寫信號(hào)1，輸入線，低電平有效。

   ILE：輸入允許鎖存信號(hào)，R26T25602L-D43輸入線，高電平有效。

   當(dāng)ILE、CS和WR．同時(shí)有效時(shí)，8位輸入寄存器LE．端為高電平“1”，此時(shí)寄存器的輸出端Q跟隨輸入端D的電平變化；反之，當(dāng)LE．端為低電平“0”時(shí)，原D端輸入數(shù)據(jù)被鎖存于Q端，在此期間D端電平的變化不影響Q端。

   WR：：寫信號(hào)2，輸入線，低電平有效。

   XFER:傳送控制信號(hào)，輸入線，低電平有效。

   當(dāng)WR，和XFER同時(shí)有效時(shí)，8位DAC寄存器LE：端為高電平“1”，此時(shí)DAC寄存器的輸出端Q跟隨輸入端D也就是輸入寄存器Q端的電平變化；反之，當(dāng)LE：端為低電平“0”時(shí)，第一級(jí)8位輸入寄存器Q端的狀態(tài)則鎖存到第二級(jí)8位DAC寄存器中，以便第三級(jí)8位D/A轉(zhuǎn)換器進(jìn)行D/A轉(zhuǎn)換。

   一般情況下，為了簡(jiǎn)化接口電路，可以把WR：和XFER直接接地，使第二級(jí)8位DAC寄存器的輸入端到輸出端直通，只有第一級(jí)8位輸入寄存器置成可通、可鎖存的單緩沖輸入方式。特殊情況下可采用雙緩沖輸入方式，即把兩個(gè)寄存器都分別接成受控方式，例如要求多個(gè)D/A轉(zhuǎn)換器同步工作時(shí)，首先將要轉(zhuǎn)換的數(shù)據(jù)依次置人每個(gè)8位輸入寄存器，然后用統(tǒng)一信號(hào)（WR：和XFER]再同時(shí)打開多個(gè)8位DAC寄存器，以便實(shí)現(xiàn)多個(gè)D/A轉(zhuǎn)換器同步輸出。

   DAC電流輸出端1，一般作為運(yùn)算放大器差動(dòng)輸入信號(hào)之一。

    T2：DAC電流輸出端2，一般作為運(yùn)算放大器另一個(gè)差動(dòng)輸入信號(hào)。

   Rm：固化在芯片內(nèi)的反饋電阻連接端，用于連接運(yùn)算放大器的輸出端。

   基準(zhǔn)電壓源端，輸入線，-10V( DC)~+10V( DC)。

   工作電壓源端，輸入線，+5V( DC)~+15V( DC)。

   AGND:模擬電路地。

   DGND:數(shù)字電路地。

   這是兩種不同的地，但在一般情況下，這兩種地最后總有一點(diǎn)接在一起，以便提高抗干擾能力。