用戶可以按照自己的需要添加若干個(gè)
發(fā)布時(shí)間:2014/10/9 21:53:44 訪問次數(shù):468
在放置好的Flat Sequence Structure結(jié)構(gòu)的邊緣處單擊右鍵,
在彈出的快捷菜單中選擇Add Frame Before或者Add Frame After
命令項(xiàng), ADSP-21060LKB-160這樣將出現(xiàn)兩個(gè)連接在一起的Flat Sequence Structure結(jié)
構(gòu),用戶可以按照自己的需要添加若干個(gè)Flat Sequence Structure
結(jié)構(gòu),本例中添加的Flat Sequence Structure結(jié)構(gòu)個(gè)數(shù)為4個(gè)。特
圖3-102圖3—101中的程序放入Flat Sequence Structure結(jié)構(gòu)中,結(jié)果如圖3-103所示,第一個(gè)FlatSequence Structure結(jié)構(gòu)內(nèi)程序完成待操作數(shù)據(jù)的準(zhǔn)備工作,其中包括數(shù)組X容量的計(jì)算,以便確定上述計(jì)算公式中的,z,選用了array size函數(shù)來計(jì)算數(shù)組元素的個(gè)數(shù),并將計(jì)算結(jié)果通過圖3-93所示的DBL函數(shù)強(qiáng)制轉(zhuǎn)換為雙精度浮點(diǎn)數(shù);第2個(gè)Flat Sequence Structure結(jié)構(gòu)完成算術(shù)平均值的計(jì)算,除法算子的一個(gè)輸入為數(shù)組元素之和sum of X,另一個(gè)輸入刀,這兩個(gè)輸入數(shù)據(jù)類型都要求為雙精度浮點(diǎn)數(shù),所以在第一個(gè)Flat Sequence Structure結(jié)構(gòu)中進(jìn)行了整形數(shù)到雙精度浮點(diǎn)數(shù)的強(qiáng)制類型轉(zhuǎn)化;第3和第4個(gè)Flat Sequence Structure結(jié)構(gòu)按照上述公式完成了方差和標(biāo)準(zhǔn)差的計(jì)算,其所調(diào)用的函數(shù)都是圖3-87中的基本數(shù)學(xué)運(yùn)算函數(shù)。
在圖3-103中,當(dāng)相關(guān)函數(shù)的輸入/輸出之間的連線越過不同的Flat Sequence Structure結(jié)構(gòu)時(shí),LabVIEW會(huì)自動(dòng)用黃色的實(shí)心小方框標(biāo)記,表示進(jìn)行Flat Sequence Structure結(jié)構(gòu)間酌數(shù)據(jù)流傳遞。
在放置好的Flat Sequence Structure結(jié)構(gòu)的邊緣處單擊右鍵,
在彈出的快捷菜單中選擇Add Frame Before或者Add Frame After
命令項(xiàng), ADSP-21060LKB-160這樣將出現(xiàn)兩個(gè)連接在一起的Flat Sequence Structure結(jié)
構(gòu),用戶可以按照自己的需要添加若干個(gè)Flat Sequence Structure
結(jié)構(gòu),本例中添加的Flat Sequence Structure結(jié)構(gòu)個(gè)數(shù)為4個(gè)。特
圖3-102圖3—101中的程序放入Flat Sequence Structure結(jié)構(gòu)中,結(jié)果如圖3-103所示,第一個(gè)FlatSequence Structure結(jié)構(gòu)內(nèi)程序完成待操作數(shù)據(jù)的準(zhǔn)備工作,其中包括數(shù)組X容量的計(jì)算,以便確定上述計(jì)算公式中的,z,選用了array size函數(shù)來計(jì)算數(shù)組元素的個(gè)數(shù),并將計(jì)算結(jié)果通過圖3-93所示的DBL函數(shù)強(qiáng)制轉(zhuǎn)換為雙精度浮點(diǎn)數(shù);第2個(gè)Flat Sequence Structure結(jié)構(gòu)完成算術(shù)平均值的計(jì)算,除法算子的一個(gè)輸入為數(shù)組元素之和sum of X,另一個(gè)輸入刀,這兩個(gè)輸入數(shù)據(jù)類型都要求為雙精度浮點(diǎn)數(shù),所以在第一個(gè)Flat Sequence Structure結(jié)構(gòu)中進(jìn)行了整形數(shù)到雙精度浮點(diǎn)數(shù)的強(qiáng)制類型轉(zhuǎn)化;第3和第4個(gè)Flat Sequence Structure結(jié)構(gòu)按照上述公式完成了方差和標(biāo)準(zhǔn)差的計(jì)算,其所調(diào)用的函數(shù)都是圖3-87中的基本數(shù)學(xué)運(yùn)算函數(shù)。
在圖3-103中,當(dāng)相關(guān)函數(shù)的輸入/輸出之間的連線越過不同的Flat Sequence Structure結(jié)構(gòu)時(shí),LabVIEW會(huì)自動(dòng)用黃色的實(shí)心小方框標(biāo)記,表示進(jìn)行Flat Sequence Structure結(jié)構(gòu)間酌數(shù)據(jù)流傳遞。
熱門點(diǎn)擊
- CIDR最主要的特點(diǎn)有兩個(gè)
- IEEE規(guī)定地址字段的第一字節(jié)的最低位為I/
- 永久地址與轉(zhuǎn)交地址的作用
- 分組過濾路由器是一種具有分組過濾功能的路由器
- 方波信號(hào)和三角波信號(hào)相疊加
- 公鑰密碼體制的加密和解密過程有如下特點(diǎn):
- LabVIEW中的數(shù)據(jù)類型轉(zhuǎn)換
- 符合DIX Ethernet V2標(biāo)準(zhǔn)的局域
- LabVIEW中簇的使用方法
- 信道利用率
推薦技術(shù)資料
- 按鈕與燈的互動(dòng)實(shí)例
- 現(xiàn)在趕快去看看這個(gè)目錄卞有什么。FGA15N120AN... [詳細(xì)]
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢(shì)未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究