這個晶片之所以開發(fā)，是為了要驗證14nm設計專屬基礎ip的建構基塊。除了arm處理器、sram記憶體區(qū)塊之外，還包含了其他區(qū)塊，為以finfet為基礎的arm artisan實體ip的基礎ip開發(fā)工作提供不可或缺的特性資料。

51電子網(wǎng)公益庫存:

B1202-T

B1203-Q

B1204-R

B1205-S

B1216-Q

C050D

C16556

C2742CT

C2815

C3072-Y

C3074-O

C3518-Z-L

每當soc往更小的面積進行設計時，就會帶來新的挑戰(zhàn)，這些挑戰(zhàn)需要soc設計產業(yè)鏈中的領導廠商通力合作，一起來解決。”arm實體ip事業(yè)部表示：“在14nm的設計上，多數(shù)的挑戰(zhàn)來自于finfet技術，而我們與cadence和ibm的合作就是專注于實現(xiàn)14nmfinfet技術在設計與經濟成本上的可行性，克服這些挑戰(zhàn)�！�

arm設計工程師們運用建立在ibm的絕緣層上覆矽(silicon-on-insulator，soi)技術之上的14nmfinfet技術的arm cortex-m0處理器，提供最佳的效能/功耗組合。采用周延的14nm雙重曝光與finfet支援方法，搭配使用cadence技術的工程人員來設計finfet 3d電晶體晶片。

“這次14nm測試晶片試產是我們在soi上運用內建的電介質隔離功能，而在finfet取得的重大進展。”ibm半導體研發(fā)中心表示：“事實上，cadence與arm在設計解決方案上協(xié)同作業(yè)，將這個以ibm的finfet技術為基礎的測試晶片投入試產。我們仍將繼續(xù)合作，在14nm以上兌現(xiàn)全空乏型(fully depleted) soi finfet裝置的卓越功耗、效能與變異性控制的承諾。”

工程師們必須要有14nm與finfet規(guī)則臺(rule decks)以及更佳的時序分析的支援。這個晶片是運用cadence encounter digital implementation (edi)系統(tǒng)而設計實現(xiàn)的，具備運用cadence virtuoso工具而設計的arm 8-track 14nmfinfet標準單元庫。edi系統(tǒng)提供按照以finfet為基礎的14nmdrc規(guī)則執(zhí)行設計實現(xiàn)所需的先進數(shù)位功能，并納入全新gigaopt最佳化技術，享受finfet技術所提供的功耗與效能優(yōu)勢。此外，這個解決方案也運用通過生產驗正的雙重曝光更正設計實現(xiàn)功能。encounter power system、encounter timing system與cadence qrc extraction提供支援14nmfinfet結構的14nm時序與電源signoff功能。cadence宣布，運用ibm finfet制程技術所設計的 arm cortex-m0 處理器14nm測試晶片已投入試產。成功投產14nmsoi finfet 技術歸功于三家廠商攜手建立的生態(tài)體系，在以 finfet 為基礎的 14nm設計流程中，克服從設計到制造的各種新挑戰(zhàn)。

14nm生態(tài)系統(tǒng)與晶片是arm、cadence與ibm合作在14nm以上的先進制程開發(fā)系統(tǒng)晶片(socs)之多年期協(xié)議的重大里程碑。運用finfet技術的14nm設計soc實現(xiàn)了大幅減少耗電的承諾。

“這個晶片代表著先進制程技術的重大里程碑，這是三家公司的專家們通力協(xié)作的成果�！眂adence益華電腦晶片表示：“finfet設計為設計社群提供了重大的優(yōu)勢，但也需要先進晶圓廠、ip與eda技術的支持，以克服可觀的挑戰(zhàn)。cadence、ibm與arm通力合作克服了這些挑戰(zhàn)，也為各種生產設計而發(fā)展出能夠支援14nmfinfet開發(fā)的生態(tài)系統(tǒng)�！�

www.yongdechuan.51dzw.com