sonos技術(shù)通過使用包含n通道和p通道nv器件的推挽式單元來提高可靠性。 nv器件不處于數(shù)據(jù)路徑，僅用于控制用作數(shù)據(jù)路徑開關(guān)的標準晶體管。 這提供了很大的功能優(yōu)勢，因為nv器件閾值電壓(vt)的任何變化都不會改變開關(guān)電導(dǎo)。設(shè)備互動的方式充當了內(nèi)置的準冗余，可防止產(chǎn)品在使用期間的性能下降。

51電子網(wǎng)公益庫存:

H11A817300

H11L1SR2M

H27U1G8F2BTR-BC

H27U1G8F2BTR-BI

H27U1G8F2CTR-BC

H27U1G8F2CTR-BI

H27U2G8F2CTR-BC

H27U2G8F2CTR-BI

H27U2G8F2DTR-BC

H27U4G8F2DTR-BI

H27U4G8F2ETR-BC

H27U518S2CTR-BC

H27U518S2CTR-BI

H27U8G8G5DTR-BC

H27UAG8T2ATR-BC

H27UAG8T2BTR

H27U2G8F2DTR-BC

H27U4G8F2DTR-BC

H27U4G8F2DTR-BI

H27U4G8F2ETR-BC

功耗也會降低。 首先，sonos nv fpga配置單元啟用兩種不同的可編程“配置”狀態(tài)，控制fpga數(shù)據(jù)信號路徑，關(guān)斷和開啟時優(yōu)化開關(guān)器件以提供比標準晶體管低得多的漏電。 其次，sonos技術(shù)可以將器件置于一種狀態(tài)：將電源電壓關(guān)閉至fpga邏輯模塊中的配置存儲器，同時將用戶的狀態(tài)保存在低功耗鎖存器中。 這降低了約三分之二的待機功耗。

sonos還有兩個重要的優(yōu)勢。 首先是“即時開”功能：因為fpga邏輯配置單元在掉電后保持其狀態(tài)，所以當電源返回時不需要重新加載fpga設(shè)計代碼，也不需要外部引導(dǎo)prom。其次，與基于sram的fpga中的配置存儲器不同，該器件可由于中子轟擊而翻轉(zhuǎn)狀態(tài)，sonos器件的fpga邏輯配置不受seu影響。 sonos nv電荷存儲在氮化物電介質(zhì)中，不容易受到中子轟擊帶來的電荷損失。http://yushuo1.51dzw.com/

提高中等規(guī)模fpga性能的方法是：改變可編程邏輯結(jié)構(gòu)。 這使得器件能夠滿足主流性能要求，同時，靜態(tài)功耗僅為sram fpga的十分之一，以及總功耗的一半。

功耗和性能需要權(quán)衡考量。 例如，6輸入lut可提供一些速度優(yōu)勢，但4輸入lut是現(xiàn)代工藝技術(shù)中功率和成本優(yōu)化fpga的更好選擇。 同時，隨著工藝技術(shù)從65nm發(fā)展到28nm及以上，由于金屬線和通孔電阻的縮放差，布線的延遲已成為邏輯延遲的主導(dǎo)因素。 拓寬金屬線會增加芯片面積和成本。 因此，隨著每一代后續(xù)的工藝技術(shù)的發(fā)展，集群間(inter-cluster)延遲將成為關(guān)鍵路徑的首要問題，6輸入lut的速度優(yōu)勢將會減弱。 確保相鄰lut之間的快速直連可以減少集群內(nèi)延遲，尤其是與先進的綜合和布局算法相結(jié)合。 某些邏輯功能(如mux樹)會從直連中受益良多。

為了獲得最佳效果，應(yīng)該仔細優(yōu)化fpga系列的功耗性能折衷方案，以便核心邏輯電源電壓略低于其制造過程的標稱電壓。 在28nm sonos器件中，這意味著優(yōu)化1.0v核心邏輯電源電壓，在需要額外速度時可選擇使用完整的1.05 v電源。

fpga架構(gòu)的最后一塊是數(shù)學模塊，它應(yīng)該支持18位乘法累加操作。 通過提供具有完整19位結(jié)果和輸入值級聯(lián)鏈的預(yù)加法器，并通過確保數(shù)學模塊支持精確的9位操作，包括9×9點積模式。 后者非常適合用于圖像處理和卷積神經(jīng)網(wǎng)絡(luò)(cnn)。

收發(fā)器在優(yōu)化fpga成本，功耗和性能要求方面發(fā)揮著重要作用。 許多應(yīng)用需要高達24個高速全雙工收發(fā)器通道。 他們還需要serdes收發(fā)器，可以支持250 mbps到12.7 gbps的波特率，以覆蓋全系列的sdi，高達10gbps的以太網(wǎng)，jesd204b轉(zhuǎn)換器和其他應(yīng)用。 優(yōu)化收發(fā)器的一個主要優(yōu)勢在于降低從高端fpga調(diào)整的更高速serdes的性能，因為與降級的serdes方法相比，它在所有波特率下的功耗都要低得多。

多種架構(gòu)選擇有助于降低fpga收發(fā)器功耗，從使用半速率架構(gòu)實現(xiàn)收發(fā)器到使用高度共享的傳輸pll架構(gòu)。 理想情況下，fpga應(yīng)該具有1~6個四通道收發(fā)器，最多可以有24個serdes通道。 許多均衡功能允許更長距離，并在印刷電路板和背板中使用低成本材料。 特殊的鎖相環(huán)(pll)特性可為用戶提供更多靈活性，從更靈活的時鐘和波特率選擇到簡化的radiated-emission要求，以及更高的帶寬選項。

調(diào)試和測試也很重要，包括內(nèi)置偽隨機二進制序列(prbs)發(fā)生器和檢測器的可用性以及支持非直流耦合信號的ieee 1149.6“ac jtag”。 包括帶調(diào)試軟件支持的內(nèi)置眼圖監(jiān)視器，設(shè)計人員無需示波器即可調(diào)試serdes。 人們可以實時優(yōu)化dfe和ctle參數(shù)。

目前，設(shè)計的安全性存在許多威脅。 從用戶設(shè)計ip到制造過程的所有內(nèi)容都可能受到影響。

關(guān)鍵的安全技術(shù)和性能包括可信任的硬件roots，強大的加密技術(shù)以及每個階段的頂級密鑰管理，以及內(nèi)置被動和主動對策以防止篡改的設(shè)備。 顯示了使用唯一序列號、密鑰和x.509公鑰證書進行安全fpga配置的最佳實現(xiàn)方法。

有了這些組件，就可以解決設(shè)計和數(shù)據(jù)安全問題。 設(shè)計安全性要求fpga使用制造商提供的密鑰和證書，以及其他技術(shù)(從專利的差分功耗分析(dpa)對策到防止側(cè)向信道攻擊的技術(shù))，以保護用戶的ip。 另一種提高設(shè)計安全性的方法是使用物理不可克隆功能(puf)技術(shù)來生成硬件固有密鑰。http://yushuo1.51dzw.com/

數(shù)據(jù)安全性要求使用專用于核心nist認證的fpga用戶的加密處理器，以實現(xiàn)許多最常用的加密算法，如aes，sha 2，ecc，rsa和dh，并包含加密級trng。 與向fpga架構(gòu)添加加速器相比，用戶加密處理器適用于許多應(yīng)用，從而降低成本(面積、功耗和其它相關(guān))。

市場對需要成本優(yōu)化的中等規(guī)模fpga的需求不斷增長，在通信、國防和工業(yè)市場，對密度高達500k邏輯單元(le)的情況下，要求功率密度顯著降低。 一個新的發(fā)展路線圖已經(jīng)出現(xiàn)，它將新的工藝技術(shù)和結(jié)構(gòu)設(shè)計與重要的收發(fā)器變化和安全特性相結(jié)合，使fpga能夠解決主流應(yīng)用的成本、功耗、性能和安全要求，同時提供非易失性技術(shù)的所有優(yōu)勢。

多種趨勢正在將fpga推向兩條截然不同的發(fā)展道路。

在第一條路上，fpga不斷優(yōu)化，主要用于加速數(shù)據(jù)中心工作負載。 數(shù)據(jù)中心是大型供應(yīng)商關(guān)注的下一個“圣杯”。

在另一條發(fā)展道路上，有傳統(tǒng)的fpga網(wǎng)絡(luò)市場、蜂窩基站、國防、商用航空、工業(yè)4.0和醫(yī)療。 在這些應(yīng)用領(lǐng)域，許多工程師認為他們正在被拋棄。 他們面臨的發(fā)展挑戰(zhàn)與大型供應(yīng)商關(guān)注的數(shù)據(jù)中心焦點截然不同。 設(shè)計人員面臨著越來越難以平衡的行為，因為他們試圖在不犧牲性能和安全性的情況下，實現(xiàn)低功耗和低成本。

要想實現(xiàn)這種平衡，就需要以新的方式來看待fpga，采用新的工藝技術(shù)選擇、結(jié)構(gòu)設(shè)計、收發(fā)器策略和內(nèi)置的安全措施。這孕育出了一類新的、中等規(guī)模的fpga，為傳統(tǒng)fpga開發(fā)人員提供了新的功能。

降低功耗同時優(yōu)化中等規(guī)模fpga成本的一種方法是：使用新的工藝技術(shù)。 例如，在28nm技術(shù)節(jié)點上使用silicon-oxide-nitride-silicon(sonos)非易失性(nv)技術(shù)，其與相同或更小節(jié)點上的基于sram的fpga相比，具有更低的功耗優(yōu)勢。 使用65nm及以上浮柵nv技術(shù)的上一代非易失性fpga比sonos昂貴。 鑒于浮動?xùn)艠O技術(shù)需要17.5 v來編程使用消耗大量芯片面積的大型電荷泵，sonos技術(shù)只需要7.5 v編程，因此電荷泵可以更小。 這項技術(shù)可以縮小芯片尺寸，并有助于提供更具成本效益的器件。

sonos技術(shù)通過使用具有非導(dǎo)電氮化物電介質(zhì)層(si3n4)作為電荷存儲單元的單個多晶硅晶體管堆疊(見圖1)來實現(xiàn)這些優(yōu)勢。 使用這種方法，在底部氧化物中可能存在的任何缺陷附近，只有非常少量的電荷將流失。

由于儲存的電荷在絕緣氮化物層中不可移動，所以大部分儲存的電荷仍然保持原樣，完好無損。 與浮柵技術(shù)相比，可以使用更薄的底部氧化物，并且可以用更低的編程電壓(〜7.5 v)和更小的電荷泵進行編程。與sram存儲單元相比，使用sonos所需的晶體管數(shù)量更少。文章來源：半導(dǎo)體行業(yè)觀察