從小規(guī)模集成電路發(fā)展到今天的百萬芯片，其中單個(gè)元件特征圖形尺寸的減小起r重要的推動(dòng)作用。IRFPE40PBF這得益于被稱為光刻的圖形化工藝相多層連線技術(shù)的極大提高。，半導(dǎo)體T業(yè)協(xié)會(huì)( SIA)已經(jīng)預(yù)計(jì)到2016年6；特征尺寸減小到5 nm(0.005 ym)。能在芯片卜制造出更小器件的能力得益于將它們做得更緊密，以進(jìn)一步增加密度（見圖1. 10）。

   我們可以用…個(gè)家庭住宅區(qū)的布局做個(gè)比喻來解釋這個(gè)發(fā)展趨勢。住宅區(qū)的密度取決于房屋大小、占地面積和街道寬度。如果要居住更多的人口，可以增加住宅區(qū)的面積（增加芯片區(qū)域），另一種可能則是減小單個(gè)房屋的尺寸并使它們占地小。我們也可以用減小街道大小的辦法來增加密度，然而，到一定程度時(shí)街道就不能再被減小了，或是就不夠汽車通行的寬度r，而要保持房屋的可居住性，房屋也不能無限制地減小，此時(shí)一個(gè)辦法就是用公寓樓來取代單個(gè)房屋。所有的這些辦法都應(yīng)用在了半導(dǎo)體技術(shù)中。

   特征尺寸的減小和電路密度的增大帶來了很多益處。在電路的性能方面是電路速度的提高，傳輸距離的縮短，以及單個(gè)器件所占空間的減小使得信息通過芯片時(shí)所用的時(shí)間縮短，這種更快的性能使那砦曾經(jīng)等待計(jì)算機(jī)來完成一個(gè)簡單工作的人獲益匪淺。電路密度的提高還使芯片或電路耗電量更小，要小型電站來維持運(yùn)行的ENIAC已經(jīng)被靠使用電池、功能強(qiáng)大的便攜式計(jì)算機(jī)所取代．