前面已提及銅容易擴散穿過二氧化硅層，并且如果它進(jìn)入電路的器件則可能引起電性能問題。通過AD8031ART-REEL7在通孑L底部和側(cè)面淀積一個襯墊層( liner)可以解決這個問題（見圖13. 18）。使用的典型材料是鉭( Ta)，厚度為50~ 300 A14。依據(jù)材料，或者用濺射，或者使用CVD淀積來產(chǎn)生阻擋層或襯墊層。這塍通孔深寬比非常大，在整個通孔和溝槽內(nèi)表面產(chǎn)生均勻薄膜的藝足個很大的挑戰(zhàn)。

   可以使用濺射或CVD淀積來淀積銅，但是電化學(xué)鍍膜(ECP)已成為優(yōu)選的淀積方法用F.CP牛產(chǎn)均勻的、無空洞的銅薄膜要求在通孑L／溝槽洞里有一個起始的“種籽”(seed)層使用PVD技術(shù)淀積在通孔中的銅種籽(300~2000 A)”。正像在阻擋層或襯摯層淀積中

樣，在·個非常大的深寬叱通孑L內(nèi)產(chǎn)生一個均勻?qū)邮莻�挑戰(zhàn)。