升時間的增加偏離線性關系
發(fā)布時間:2016/3/9 20:30:21 訪問次數(shù):633
如果由 顯示結果表明,K9F1G08UOD-SCBO前兩步選定的自變量或/和電路特性值函數(shù)不合適,可單擊圖5-47和圖5-46中的“Back”按鈕,返回到圖5-46或圖5-45,重新選擇自變量或/和電路特性值函數(shù),重復上述過程,重新進行電路性能分析。
提示:如圖5-45所示,調用的Risetime_ NoOvershoot函數(shù)計算的上升時間時是輸出脈沖從最大值的10%上升到最大值的90%所需的時間。由電路理論可得,對圖542所示RC電路,在輸入矩形脈沖作用下,其輸出脈沖上升時間應為.Risetime= RC(ln0.9 -ln0.1)= 0.22RC即上升時間應該與電阻成正比。但是由圖5-48的關系曲線可見,在Rval大于160Q以后,隨著Rval的增加,上升時間的增加偏離線性關系,增加趨勢變緩。顯然,圖5-48所示上升時間與Rval之間的關系不完全符合上式理論結果。
實際上,導致上述問題的原因并不是PSpice軟件出現(xiàn)了問題,而是我們在調用PerformanceAnalysis分析上升時間與電阻之間關系的過程中,部分參數(shù)的設置未能滿足使用條件。5.5.6節(jié)將時問題原因進行詳細分析,并給出解決問題的正確方法。
如果由 顯示結果表明,K9F1G08UOD-SCBO前兩步選定的自變量或/和電路特性值函數(shù)不合適,可單擊圖5-47和圖5-46中的“Back”按鈕,返回到圖5-46或圖5-45,重新選擇自變量或/和電路特性值函數(shù),重復上述過程,重新進行電路性能分析。
提示:如圖5-45所示,調用的Risetime_ NoOvershoot函數(shù)計算的上升時間時是輸出脈沖從最大值的10%上升到最大值的90%所需的時間。由電路理論可得,對圖542所示RC電路,在輸入矩形脈沖作用下,其輸出脈沖上升時間應為.Risetime= RC(ln0.9 -ln0.1)= 0.22RC即上升時間應該與電阻成正比。但是由圖5-48的關系曲線可見,在Rval大于160Q以后,隨著Rval的增加,上升時間的增加偏離線性關系,增加趨勢變緩。顯然,圖5-48所示上升時間與Rval之間的關系不完全符合上式理論結果。
實際上,導致上述問題的原因并不是PSpice軟件出現(xiàn)了問題,而是我們在調用PerformanceAnalysis分析上升時間與電阻之間關系的過程中,部分參數(shù)的設置未能滿足使用條件。5.5.6節(jié)將時問題原因進行詳細分析,并給出解決問題的正確方法。