針對直流偏置點(diǎn)疊代計算的參數(shù)設(shè)置
發(fā)布時間:2016/3/23 21:09:09 訪問次數(shù):584
直流偏置點(diǎn)疊代計算是PSpice電路模擬中最基本的功能,在DC Sweep、AC Sweep和瞬態(tài)分析中也涉EMP8935-25VF05GRR及到直流偏置點(diǎn)的計算。采用下述方法可以防止直流偏置點(diǎn)疊代計算過程中出現(xiàn)不收斂的問題:
(1)應(yīng)該采用PSpice提供的自動收斂性策略,即勾選圖7-39中顯示的“STEPGMIN”和“PREORDER”選項i
(2)采用NODESET給某些關(guān)鍵節(jié)點(diǎn)賦初值;
(3)將確定直流偏置點(diǎn)疊代次數(shù)上限的OPTIONS參數(shù)ITL1設(shè)置值增加至400。
針對DC Sweep疊代計算的參數(shù)設(shè)置
如果DC Sweep疊代計算過程中在某一掃描點(diǎn)出現(xiàn)不收斂的情況,PSpice將針對該掃描點(diǎn)自動采用改善偏置點(diǎn)收斂性的算法得到收斂解。此外,采用下述方法也有助于改善收斂性:
(1)將確定DC Sweep疊代次數(shù)土限的OPTIONS參數(shù)ITL2設(shè)置值增大到100;
(2)調(diào)整掃描步長。由于DC掃描過程中上一步計算結(jié)果將作為下一步計算的初值,因此減小掃描步長,使得疊代計算的初值與結(jié)果比較靠近,將有利于收斂。
有時增大步長,使得DC Sweep過程中跳過不收斂點(diǎn),也是解決不收斂問題的一種情況。
直流偏置點(diǎn)疊代計算是PSpice電路模擬中最基本的功能,在DC Sweep、AC Sweep和瞬態(tài)分析中也涉EMP8935-25VF05GRR及到直流偏置點(diǎn)的計算。采用下述方法可以防止直流偏置點(diǎn)疊代計算過程中出現(xiàn)不收斂的問題:
(1)應(yīng)該采用PSpice提供的自動收斂性策略,即勾選圖7-39中顯示的“STEPGMIN”和“PREORDER”選項i
(2)采用NODESET給某些關(guān)鍵節(jié)點(diǎn)賦初值;
(3)將確定直流偏置點(diǎn)疊代次數(shù)上限的OPTIONS參數(shù)ITL1設(shè)置值增加至400。
針對DC Sweep疊代計算的參數(shù)設(shè)置
如果DC Sweep疊代計算過程中在某一掃描點(diǎn)出現(xiàn)不收斂的情況,PSpice將針對該掃描點(diǎn)自動采用改善偏置點(diǎn)收斂性的算法得到收斂解。此外,采用下述方法也有助于改善收斂性:
(1)將確定DC Sweep疊代次數(shù)土限的OPTIONS參數(shù)ITL2設(shè)置值增大到100;
(2)調(diào)整掃描步長。由于DC掃描過程中上一步計算結(jié)果將作為下一步計算的初值,因此減小掃描步長,使得疊代計算的初值與結(jié)果比較靠近,將有利于收斂。
有時增大步長,使得DC Sweep過程中跳過不收斂點(diǎn),也是解決不收斂問題的一種情況。
熱門點(diǎn)擊
- 絕對靈敏度和相對靈敏度
- 差分放大器能夠抑制共模信號
- 引出端開路符號的繪制(Place—No Co
- PSpice輸出文件與數(shù)據(jù)轉(zhuǎn)換
- 靈敏度分析的作用
- 光路設(shè)計
- Probe窗口中顯示信號波形的基本步驟
- Probe窗口中顯示的信號波形
- 基本鎖相環(huán)的Simulink系統(tǒng)模型及分析之
- PSpice中的任選項設(shè)置(OPTIONS)
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細(xì)]
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究