倒裝芯片的制備工藝
發(fā)布時(shí)間:2016/8/5 20:49:12 訪問次數(shù):1027
倒裝芯片與正裝芯片的制備工藝主要差異如下:
①倒裝芯片需要制備高反射層,通常采用Ag,Al,DBR等材料做反射層。
②倒裝芯片采用了雙層布線結(jié)構(gòu),第二層JM20329-LGCA5D金屬為P、N大面積多層加厚金屬Bonding電極,簡(jiǎn)單來講芯片正面只可以看到兩大塊分割開的P、N Bonding電極。
③兩層金屬之間的絕緣介質(zhì)層包裹性要好,同時(shí)第一層金屬到第二層金屬,以及少⒍Ⅸ到n~GaN均采用了通孔(Ⅵa)芾刂程。
下面以Ag反射層為例,介紹倒裝芯片的制備工藝,工藝流程如圖⒋33所示。
圖⒋33 倒裝芯片制備流程
以上工藝流程中重點(diǎn)需注意,Ag的反射率很高,同時(shí)也是很活潑的金屬,需要制備保護(hù)層將其包裹住。制備工藝中通過真空鍍膜機(jī)臺(tái)、濺射鍍膜機(jī)臺(tái)、PECVD機(jī)臺(tái)等設(shè)備制備多種膜層,通過光刻工藝制程、濕法刻蝕、干法刻蝕,以及Lift-off工藝實(shí)現(xiàn)圖形轉(zhuǎn)移,這
與正裝LED芯片制作過程很接近。
倒裝芯片與正裝芯片的制備工藝主要差異如下:
①倒裝芯片需要制備高反射層,通常采用Ag,Al,DBR等材料做反射層。
②倒裝芯片采用了雙層布線結(jié)構(gòu),第二層JM20329-LGCA5D金屬為P、N大面積多層加厚金屬Bonding電極,簡(jiǎn)單來講芯片正面只可以看到兩大塊分割開的P、N Bonding電極。
③兩層金屬之間的絕緣介質(zhì)層包裹性要好,同時(shí)第一層金屬到第二層金屬,以及少⒍Ⅸ到n~GaN均采用了通孔(Ⅵa)芾刂程。
下面以Ag反射層為例,介紹倒裝芯片的制備工藝,工藝流程如圖⒋33所示。
圖⒋33 倒裝芯片制備流程
以上工藝流程中重點(diǎn)需注意,Ag的反射率很高,同時(shí)也是很活潑的金屬,需要制備保護(hù)層將其包裹住。制備工藝中通過真空鍍膜機(jī)臺(tái)、濺射鍍膜機(jī)臺(tái)、PECVD機(jī)臺(tái)等設(shè)備制備多種膜層,通過光刻工藝制程、濕法刻蝕、干法刻蝕,以及Lift-off工藝實(shí)現(xiàn)圖形轉(zhuǎn)移,這
與正裝LED芯片制作過程很接近。
相關(guān)技術(shù)資料- 8-22熱轉(zhuǎn)印法
- 8-5倒裝芯片的制備工藝
- 相關(guān)IC型號(hào)
- JM20329-LGCA5D
- JM20330
熱門點(diǎn)擊
- Proteus Design suite軟件
- 特殊功能寄存器位的聲明
- ROM中常數(shù)讀取指令
- 存儲(chǔ)器芯片的選擇
- 生長(zhǎng)ITo電流擴(kuò)展層
- 生長(zhǎng)速率隨生長(zhǎng)溫度的上升而迅速提高
- C51的數(shù)據(jù)類型
- BIOs中斷調(diào)用
- 微處理器的結(jié)構(gòu)
- 柵氧化層厚度不同時(shí)溝道橫向電場(chǎng)的分布
推薦技術(shù)資料
- 單片機(jī)版光立方的制作
- N視頻: http://v.youku.comN_sh... [詳細(xì)]
- DC/DC 轉(zhuǎn)換器數(shù)字模擬輸入
- 多層陶瓷電容器技術(shù)結(jié)構(gòu)參數(shù)設(shè)計(jì)
- 新型高效率ICeGaN
- Nordic相信無線連接解決方案
- 高數(shù)據(jù)吞吐量（HDT）發(fā)展趨勢(shì)
- 星閃Polar碼技術(shù)應(yīng)用探究
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
