根據(jù)干擾和EUT的特點(diǎn)來對問題進(jìn)行判斷和定位
發(fā)布時(shí)間:2017/3/29 22:45:31 訪問次數(shù):620
根據(jù)干擾和EUT的特點(diǎn)來對問題進(jìn)行判斷和定位
Cs測試時(shí), JAN2N1893若敏感問題出現(xiàn)在測試頻率低端,應(yīng)著手改進(jìn)被測電纜的屏蔽和濾波,阻止RFI沿電纜進(jìn)人EUT內(nèi)部。若敏感問題僅出現(xiàn)在測試頻率高端,首先應(yīng)檢查被測電纜在高頻段的屏蔽和濾波特性是否良好,若存在問題,應(yīng)有針對性地加以改進(jìn);其次,要檢查被測電纜上是否與相鄰電纜存在空間輻射和感容耦合,可通過去掉或讓其遠(yuǎn)離被測電纜以檢驗(yàn)是否存在這樣的耦合,若存在,可針對敏感電纜加強(qiáng)其抗擾性;同時(shí),若EUT為非屏蔽外殼,應(yīng)將EUT放在屏蔽箱體中用以檢查是否存在被測電纜與內(nèi)部電路之間的輻射和耦合,若存在,可通過對EUT局部或全部屏蔽來解決。
若敏感現(xiàn)象在整個(gè)頻段均存在,應(yīng)首先檢查被測電纜是否已采取必要的屏蔽和濾波措施,若沒有,則增加相應(yīng)措施;若存在此類措施,則可以判斷其措施不力,建議改進(jìn)或更換。
根據(jù)干擾和EUT的特點(diǎn)來對問題進(jìn)行判斷和定位
Cs測試時(shí), JAN2N1893若敏感問題出現(xiàn)在測試頻率低端,應(yīng)著手改進(jìn)被測電纜的屏蔽和濾波,阻止RFI沿電纜進(jìn)人EUT內(nèi)部。若敏感問題僅出現(xiàn)在測試頻率高端,首先應(yīng)檢查被測電纜在高頻段的屏蔽和濾波特性是否良好,若存在問題,應(yīng)有針對性地加以改進(jìn);其次,要檢查被測電纜上是否與相鄰電纜存在空間輻射和感容耦合,可通過去掉或讓其遠(yuǎn)離被測電纜以檢驗(yàn)是否存在這樣的耦合,若存在,可針對敏感電纜加強(qiáng)其抗擾性;同時(shí),若EUT為非屏蔽外殼,應(yīng)將EUT放在屏蔽箱體中用以檢查是否存在被測電纜與內(nèi)部電路之間的輻射和耦合,若存在,可通過對EUT局部或全部屏蔽來解決。
若敏感現(xiàn)象在整個(gè)頻段均存在,應(yīng)首先檢查被測電纜是否已采取必要的屏蔽和濾波措施,若沒有,則增加相應(yīng)措施;若存在此類措施,則可以判斷其措施不力,建議改進(jìn)或更換。
上一篇:外殼問題的判斷及定位
上一篇:對被測電纜的處理
熱門點(diǎn)擊
- 元器件布局原則
- 斷續(xù)傳導(dǎo)騷擾測試所需測量儀器和測量場地
- 中國臺灣“標(biāo)準(zhǔn)檢驗(yàn)局”
- 準(zhǔn)峰值測量接收機(jī)
- 電纜濾波器的安裝及屏蔽層的連接
- 電波暗室
- 浮地
- Parameters表中Current欄顯示
- 濾波器的分類
- 雙面iPCB的設(shè)計(jì)
推薦技術(shù)資料
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究