當(dāng)代所有的集成電路芯片都是由PN結(jié)或肖特基勢(shì)壘結(jié)所構(gòu)成:雙極結(jié)型晶體管(BJT)包含兩個(gè)背靠背的PN結(jié),MOS「ET也是如此。結(jié)型場(chǎng)效應(yīng)晶體管(JFET)垂直于溝道方向有一個(gè)PN結(jié), PAM2305隧道穿透場(chǎng)效應(yīng)晶體管(TFET)沿溝道方向有一個(gè)PN結(jié),金屬-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)或高電子遷移率晶體管(HEMT)垂直于溝道方向含有一個(gè)柵電極肖特基勢(shì)壘結(jié)。

   常規(guī)的MOS晶體管由源區(qū)、溝道和漏區(qū)以及位于溝道上方、柵電極下方的柵氧化層所組成。從源區(qū)至溝道和漏區(qū)由兩個(gè)背靠背的PN結(jié)組成,溝道的摻雜類(lèi)型與其漏極與源極相反。當(dāng)一個(gè)足夠大的電位差施于柵極與源極之間時(shí),電場(chǎng)會(huì)在柵氧化層下方的半導(dǎo)體表面感應(yīng)少子電荷,形成反型溝道,這時(shí)溝道的導(dǎo)電類(lèi)型與其漏極與源極相同。溝道形成后,MOSFET即可讓電流通過(guò),而依據(jù)施于柵極的電壓值不同,可由溝道流過(guò)的電流大小亦會(huì)受其控制而改變,器件工作于反型模式(IM)。由于柵氧化層與半導(dǎo)體溝道界面的不完整 性,載流子受到散射,導(dǎo)致遷移率下降及可靠性降低。進(jìn)一步地,伴隨MOS器件特征尺寸 持續(xù)不斷地按比例縮小,基于PN結(jié)的MC)S場(chǎng)效應(yīng)晶體管結(jié)構(gòu)弊端也越來(lái)越明顯。通常需要將一個(gè)摻雜濃度為1×10"cm3的N型半導(dǎo)體在幾納米范圍內(nèi)轉(zhuǎn)變?yōu)闈舛葹?/span>1×10怊cm3的P型半導(dǎo)體,采用這樣超陡峭摻雜濃度梯度是為了避免源漏穿通造成漏電,而這樣設(shè)計(jì)的器件將嚴(yán)重限制器件△藝的熱預(yù)算。由于摻雜原子的統(tǒng)計(jì)分布以及在一定溫度下?lián)诫s原子易于擴(kuò)散的自然屬性,在納米尺度范圍內(nèi)制作這樣超陡峭的PN結(jié)會(huì)變得非常困難,結(jié)果造成晶體管閾值電壓下降,漏電嚴(yán)重,甚至無(wú)法關(guān)閉。而金屬一半導(dǎo)體場(chǎng)效應(yīng)晶體管或高電子遷移率晶體管,則會(huì)出現(xiàn)熱穩(wěn)定性較差、肖特基結(jié)柵電極漏電流較大、邏輯擺幅較小、抗噪聲能力較弱等問(wèn)題,這成為未來(lái)半導(dǎo)體制造業(yè)一道難以逾越的障礙[2:1。