現(xiàn)代數(shù)字集成電路(IC)較常使用CMOS工藝制造。CMOS器件的靜態(tài)功耗很低,但是在高速開(kāi)關(guān)的情況下,CMOS器件需要電源提供瞬時(shí)功率, M4A5-32/32-10JNC高速CMOS器件的動(dòng)態(tài)功率要求超過(guò)同類雙極性器件(πL)。因此,必須對(duì)這些器件加去耦電容以滿足瞬時(shí)功率要求。

   對(duì)于同時(shí)使用T咒和CMOS器件的混合邏輯電路,由于其不同的開(kāi)關(guān)/保持時(shí) 間,會(huì)產(chǎn)生時(shí)鐘、有用信號(hào)和電源的干擾。為避免這些潛在的問(wèn)題,最好使用同系 列的邏輯器件。由于CMOS器件的門(mén)限寬,現(xiàn)在大多數(shù)設(shè)計(jì)者都選用CMOs器件, 因此微處理器的接口電路也優(yōu)選這種器件。

   需要特別注意的是,未使用的CMOS輸人引腳應(yīng)該接地線或電源。在微處理器 (MCU)電路中,會(huì)來(lái)自沒(méi)連線或終端匹配的輸入腳,導(dǎo)致MCU會(huì)執(zhí)行錯(cuò)誤的 代碼。

   IC有多種封裝結(jié)構(gòu),對(duì)于電子元器件,引腳越短,電磁干擾越小。表貼器件有更小的安裝面積和更低的安裝位置,由安裝引入的分布參數(shù)更小,所以有更好的EMCJ眭能,因此應(yīng)首選表貼器件,甚至直接在PCB上安裝裸片。

   引腳排列也會(huì)影響EMC性能,從模塊中心連到IC引腳的電源線越短,它的等效電感越小。IC的ⅤCC與GND之間的去耦電容距離IC越近越有效,且IC的ⅤCC與GND之間距離越近,則與去耦電容圍成的環(huán)路面積越小,因此去耦效果就越好。

   對(duì)于高頻電路,輻射是其主要的干擾途徑,所以在設(shè)計(jì)時(shí),通常加屏蔽盒進(jìn)行屏蔽,抑制輻射干擾傳播。

   屏蔽盒的腔體一般可以采用厚的金屬塊直接車(chē)、銑加工出內(nèi)腔,這樣屏蔽腔體不存在接縫,各處密度相同,屏蔽效能最佳。它的成本較高、加工工藝較復(fù)雜,但其腔體結(jié)構(gòu)可以按需要加工,特別適用于多腔結(jié)構(gòu),應(yīng)用起來(lái)比較靈活,因此普遍應(yīng)用于高頻,特別是微波頻段的電路屏蔽。

   對(duì)適用于頻率較低且屏蔽要求不太高的屏蔽盒,可以采用金屬型材圍框成型,其搭接處一般采用涂導(dǎo)電膠或鉚裝�，F(xiàn)在也可采用鋁釬焊,這樣可避免存在接縫和鉚接處氧化造成的屏蔽效能下降。