經(jīng)過(guò)整流的脈沖電流可看作平均直流信號(hào),當(dāng)該直流信號(hào)作為輸人信號(hào)時(shí)會(huì)產(chǎn)生殘余偏置電壓。幸運(yùn)的是,在此情況下斬波器達(dá)到了平衡狀態(tài):岡此,某一晶體管的時(shí)鐘信號(hào)產(chǎn)生的電荷注入抵消了另一晶體管產(chǎn)生的電荷j但是任何的版圖失衡或者晶體管不匹配都將導(dǎo)致一個(gè)凈偏置。

DM9000AE

   對(duì)于斬波器Ch2的輸人端來(lái)說(shuō),電容器%22在時(shí)鐘脈沖邊沿交替產(chǎn)生電流脈沖。這些電流信號(hào)被整流為脈沖輸人電壓加載在斬波器和輸人信號(hào)源串聯(lián)阻抗上。同時(shí),這些整流過(guò)的脈沖信號(hào)在傳遞到輸出端后即變?yōu)榱藘羝秒妷篶如果斬波器的時(shí)鐘通路和信號(hào)通路能在電路圖中進(jìn)行精心設(shè)計(jì)并互相平衡的話,那么實(shí)際的偏置電壓可以控制在1uⅤ以下。通常的方法是在芯片電路布局中將時(shí)鐘線設(shè)計(jì)為同軸線。

    為了同時(shí)獲取較低的偏置信號(hào)、噪聲和波紋,我們發(fā)現(xiàn)有兩個(gè)自相矛盾的影響因素。一方面,若時(shí)鐘頻率越高,則輸出端信號(hào)波紋越小且殘留1〃噪聲越低。另一方面,我們發(fā)現(xiàn)非等占空比會(huì)引起更大的殘留信號(hào)偏置以及在較高時(shí)鐘頻率下會(huì)出現(xiàn)電荷注人現(xiàn)象。為了緩解這一矛盾現(xiàn)象,如圖3.21所示,在所謂的嵌套斬波結(jié)構(gòu)中[15],使用兩個(gè)斬波器與原先的斬波器串聯(lián),從而形成新的電路結(jié)構(gòu)。其中,設(shè)置嵌套內(nèi)的斬波器C%l1和Ch11頻率比1〃噪聲的轉(zhuǎn)角頻率高10倍來(lái)抑制1/r噪聲和信號(hào)波紋,同時(shí)設(shè)置嵌套外的斬波器Cll。21和Ch12的頻率 比1/r噪聲頻率為1/10來(lái)消除由Ch211和Ch11的電荷注人引起的殘留信號(hào)偏置。利用這一電路結(jié)構(gòu),偏置電壓可以降低至0.1uⅤ[15]。但是由于原始信號(hào)偏置的存在,依然會(huì)有一個(gè)較小的(約100uⅤ)輸入端濾波信號(hào)波紋出現(xiàn)在ClH上,同樣的一個(gè)由Ch11電荷注入引起的更小的信號(hào)波紋會(huì)出現(xiàn)在ClL上。