一連串的脈沖可以在電路的輸人端產(chǎn)生累計(jì)效應(yīng),使干擾電平的幅度最終超過電路的噪聲門限。從這個(gè)機(jī)理上看,脈沖串的周期越短,對電路的影響越大。ICL3221IAZ當(dāng)脈沖串中的每個(gè)脈沖相距很近時(shí),電路的輸人電容沒有足夠的時(shí)間放電,就又開始新的充電,容易達(dá)到較高的電平。當(dāng)這個(gè)電平足以影響電路正常工作時(shí),系統(tǒng)就表現(xiàn)出受到干擾。

   實(shí)際上在EFT/B試驗(yàn)中,整個(gè)試驗(yàn)的原理。

   箭頭線表示試驗(yàn)時(shí)共模電流的流向,由此可見,在E叫/B的干擾源的遠(yuǎn)端接地會(huì)促進(jìn)EFT/B共模電流流過EUT內(nèi)部電路,當(dāng)共模電流流過內(nèi)部電路時(shí),電流流經(jīng)的阻抗是決定干擾影響度的關(guān)鍵。如果阻抗較大,則會(huì)有較大的壓降產(chǎn)生,即EUT會(huì)受到較大的干擾;如果阻抗較小則反之。在本產(chǎn)品中,上、下板之間通過排針互連顯然高頻下阻抗較大(一般一個(gè)PCB上的接插件,有520uH的分布電感;一個(gè)雙列直插的⒛引腳集成電路插座,引人4~18uH的分布電感)。二個(gè)接地點(diǎn)之間也只是通過較窄的PCB布線互連,阻抗也較大。從這方面來說,該EUT一方面需要單點(diǎn)接地來減小共模電流流過EUT內(nèi)部電路。另一方面,從阻抗分析及試驗(yàn)現(xiàn)象上看,三個(gè)接地點(diǎn)之間存在區(qū)別,或者說=個(gè)接地點(diǎn)之間存在較大的阻抗,這樣一來需要通過一定的方法來降低二個(gè)接地點(diǎn)之間的阻抗,以使共模電流流過時(shí),壓降較小,這對試驗(yàn)成功也非常有利。。猊中,EFT為干擾源,測試時(shí),干擾源分別施加在DC電源口、“胛al cable1上與⒍gnal cable2上;CI、C2是EUT電源輸人口的Y電容;C3、C4是信號電纜對參考地的分布電容;P1、P2、P3分別是三個(gè)可以接地的接地點(diǎn);頂層PCB與底層PCB分別是這個(gè)EUT中的放置在上面的PCB和放置在下面的PCB,兩板信號之間通過排針互連。Zl~ZⅡ表示信號排針的阻抗;Zgl表示地排針的阻抗;Zg2表示P2、P3之間互連PCB印制布線的阻抗。EFT/B干擾造成設(shè)備失效的機(jī)理是利用干擾信號對設(shè)備線路結(jié)電容的充電,在上面的能量積累到一定程度之后,就可能引起線路(乃至系統(tǒng))出錯(cuò)。這個(gè)結(jié)電容充電的過程也就是EⅢ/B干擾的共模電流流過EUT的過程,流過EUT的共模電流的大小和時(shí)間直接決定了EFT/B試驗(yàn)結(jié)果。