DDR SDRAM的tAC就是因為內(nèi)部時鐘與外部時鐘有偏差而引起的，它很可能造成因數(shù)據(jù)不同步而產(chǎn)生錯誤的惡果。

實際上，不同步就是一種正/負延遲，如果延遲不可避免，那么若是設(shè)定一個延遲值，如一個時鐘周期，那么內(nèi)外時鐘的上升與下降沿還是同步的。鑒于外部時鐘周期也不會絕對統(tǒng)一，所以需要根據(jù)外部時鐘動態(tài)修正內(nèi)部時鐘的延遲來實現(xiàn)與外部時鐘的同步，這就是DLL的任務。

安裝且并了的簡化DSP的芯科IC，這讓該產(chǎn)品在全球范圍可以通用；Full-shield架構(gòu)改進了抗噪聲性能。

除標準采用QFP（Quad flat package）封裝外，40pin及48pin產(chǎn)品采用QFN（Quad flat no lead）封裝，產(chǎn)品尺寸分別為6mmｘ6mm及7mmｘ7mm（0.75mm厚），與32位產(chǎn)品（100pinQFP，14mmｘ14mm）相比，外部引腳數(shù)量減少一半，封裝厚度縮小46%，封裝面積最多減少82%。

此外，可與V850ES/Jx3已有產(chǎn)品互換，優(yōu)化了功能與電路。

在V850系列中，20MHz到200MHz采用統(tǒng)一架構(gòu)。因而便于整機廠商在擴充產(chǎn)品線時沿用已有的開發(fā)軟件，縮短開發(fā)周期，壓縮開發(fā)成本。

每一顆芯片都有一個DQS信號線，它是雙向的，在寫入時它用來傳送由北橋發(fā)來的DQS信號，讀取時，則由芯片生成DQS向北橋發(fā)送。完全可以說，它就是數(shù)據(jù)的同步信號。

由于是并行傳輸，DDR內(nèi)存對tAC也有一定的要求，對于DDR266，tAC的允許范圍是±0.75ns，對于DDR333，則是±0.7ns，有關(guān)它們的時序圖示見前文，其中CL里包含了一段DQS的導入期。

深圳市慈安科技有限公司http://cakj.51dzw.com