電子論壇

您現(xiàn)在的位置：下載 ,3770.72K		EPM7128STC100-10 的貨源和報(bào)價(jià) EPM7128STC100-10 的相關(guān)技術(shù)信息		其他型號	北京德天恒業(yè)科技發(fā)展有限公司聯(lián)系人：銷售部 電話：010-51665864	新亞科技（深圳）電子有限公司聯(lián)系人：何先生 電話：086-755-61289243	深圳市旺青電子有限公司聯(lián)系人：趙先生 電話：0755-82518983/82518981	北京振興誠達(dá)國際電子技術(shù)有限公司聯(lián)系人：王小姐 電話：010-82642409/82642171/82642408/82641497
>>更多供應(yīng)商

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

摘要：采用VHDL語言設(shè)計(jì)，用CPLD控制模/數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn)，具有容錯(cuò)和自檢能力。CPLD與處理之間采用并行接口，具有很好的移植性、可靠性。

關(guān)鍵詞：VHDL CPLD 高速同步數(shù)/模轉(zhuǎn)換 容錯(cuò)和自檢 并行接口 移植性

引言

CPLD(Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)，在超高速領(lǐng)域和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用。與FPGA相比，CPLD比較適合計(jì)算機(jī)總線控制、地址譯碼、復(fù)雜狀態(tài)機(jī)、定時(shí)/計(jì)數(shù)器、存儲(chǔ)控制器等I/O密集型應(yīng)用，且無須外部配置ROM、時(shí)延可預(yù)測等。目前的CPLD普遍基于E2PROM和Flash電可擦技術(shù)，可實(shí)現(xiàn)100次以上擦寫循環(huán)。部分CPLD支持ISP編程或者配置有JTAG口，對于批量小、品種多的模板開發(fā)極為有利。而用VHDL設(shè)計(jì)的程序，借助EDA工具可以行為仿真、功能仿真和時(shí)序仿真，最后通過綜合工具產(chǎn)生網(wǎng)表，下載到目標(biāo)器件，從而生成硬件電路。

1 系統(tǒng)設(shè)計(jì)原理及框圖

以Altera公司7000S系列CPLD產(chǎn)品之一EPM7128S-10為控制核心，控制模/數(shù)轉(zhuǎn)換電路，最多可完成32路模擬數(shù)據(jù)的16位高速同步A/D轉(zhuǎn)換。

圖1為與A/D轉(zhuǎn)換電路相關(guān)的系統(tǒng)外圍電路框圖。外部32路模擬輸入通過調(diào)理電路后，CPLD控制多路切換器選通某一路信號送入A/D轉(zhuǎn)換器（AD676）進(jìn)行A/D轉(zhuǎn)換，轉(zhuǎn)換結(jié)果經(jīng)過數(shù)據(jù)緩沖在合適的時(shí)候通過總線被讀入處理器。一般的設(shè)計(jì)思路如下：①主處理器直接控制A/D轉(zhuǎn)換電路，完成模擬輸