RS編譯碼的一種硬件解決方案
發(fā)布時(shí)間:2007/4/23 0:00:00 訪問(wèn)次數(shù):602
|
您現(xiàn)在的位置:下載 ,294800K | LT1085 的貨源和報(bào)價(jià) LT1085 的相關(guān)技術(shù)信息 | 其他型號(hào) | 新亞科技(深圳)電子有限公司聯(lián)系人:何先生 電話:086-755-61289243 | 北京振興誠(chéng)達(dá)國(guó)際電子技術(shù)有限公司聯(lián)系人:王小姐 電話:010-82642409/82642171/82642408/82641497 | 北京益寶欣科技有限公司聯(lián)系人:郭小姐/孫先生/沈小姐/馬先生 電話:010-82673417/62553671/62554607/62576651 | 北京科誠(chéng)達(dá)信電子科技有限公司聯(lián)系人:石小姐 王小姐 電話:010-823507548/82350784/81671645/86713717 | |||
>>更多供應(yīng)商 |
RS編譯碼的一種硬件解決方案
摘要:提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法;利用FPGA芯片實(shí)現(xiàn)了GF(2 8)上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案,滿足了高速率的RS編譯碼需求。
關(guān)鍵詞:RS碼 FPGA 伴隨式 關(guān)鍵方程 IDFT
差錯(cuò)控制編碼技術(shù)對(duì)改善誤碼率、提高通信的可靠性具重要作用。RS碼既可以糾正隨機(jī)錯(cuò)誤,又可以糾正突發(fā)錯(cuò)誤,具有很強(qiáng)的糾錯(cuò)能力,在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高,數(shù)字運(yùn)算量大,常見(jiàn)的硬件及軟件譯碼方案大多不能滿足高速率的傳輸需求,一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結(jié)構(gòu)分析相結(jié)合的RS硬件解碼方案,適用于FPGA單片實(shí)現(xiàn),速率高、延遲小、通用性強(qiáng)、使用靈活。筆者在FPGA芯片上實(shí)現(xiàn)了GF(2 8)上符號(hào)速率為50Mbps的流式解碼方案,最大延時(shí)為640ns,參數(shù)可以根據(jù)需要靈活設(shè)置。
1 RS碼的結(jié)構(gòu)
碼字長(zhǎng)度為N=q-1(q=2i),生成多項(xiàng)式為,αi∈GF(q)的RS碼有最小碼距δ=2t+1,能夠糾正t個(gè)隨機(jī)或突發(fā)錯(cuò)誤[1]。本文列舉的方案測(cè)試中采用的RS碼主要參數(shù)為N=255、m0=0、t=8,其中GF(2 8)的生成多項(xiàng)式為g(x)=x8+x4+x3+x2+1。由于RS碼的編碼邏輯結(jié)構(gòu)比較簡(jiǎn)單,文中僅給出仿真結(jié)果。
2 RS碼的譯碼算法
RS譯碼算法一般分為三步:伴隨式計(jì)算、關(guān)鍵方程獲得和錯(cuò)誤圖樣的求解。其中關(guān)鍵方程的獲得是RS譯碼中最困難、最為關(guān)鍵的一步。
在利用伴隨式求解關(guān)鍵方程時(shí),BM算法和Euclidean(歐氏)算法是兩種較好的選擇。BM算法涉及大量的變量存儲(chǔ)和復(fù)雜的邏輯控制,適用于軟件編程而不適合硬件實(shí)現(xiàn)。歐氏算法數(shù)據(jù)存儲(chǔ)量少、控制便捷
|
您現(xiàn)在的位置:下載 ,294800K | LT1085 的貨源和報(bào)價(jià) LT1085 的相關(guān)技術(shù)信息 | 其他型號(hào) | 新亞科技(深圳)電子有限公司聯(lián)系人:何先生 電話:086-755-61289243 | 北京振興誠(chéng)達(dá)國(guó)際電子技術(shù)有限公司聯(lián)系人:王小姐 電話:010-82642409/82642171/82642408/82641497 | 北京益寶欣科技有限公司聯(lián)系人:郭小姐/孫先生/沈小姐/馬先生 電話:010-82673417/62553671/62554607/62576651 | 北京科誠(chéng)達(dá)信電子科技有限公司聯(lián)系人:石小姐 王小姐 電話:010-823507548/82350784/81671645/86713717 | |||
>>更多供應(yīng)商 |
RS編譯碼的一種硬件解決方案
摘要:提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法;利用FPGA芯片實(shí)現(xiàn)了GF(2 8)上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案,滿足了高速率的RS編譯碼需求。
關(guān)鍵詞:RS碼 FPGA 伴隨式 關(guān)鍵方程 IDFT
差錯(cuò)控制編碼技術(shù)對(duì)改善誤碼率、提高通信的可靠性具重要作用。RS碼既可以糾正隨機(jī)錯(cuò)誤,又可以糾正突發(fā)錯(cuò)誤,具有很強(qiáng)的糾錯(cuò)能力,在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高,數(shù)字運(yùn)算量大,常見(jiàn)的硬件及軟件譯碼方案大多不能滿足高速率的傳輸需求,一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結(jié)構(gòu)分析相結(jié)合的RS硬件解碼方案,適用于FPGA單片實(shí)現(xiàn),速率高、延遲小、通用性強(qiáng)、使用靈活。筆者在FPGA芯片上實(shí)現(xiàn)了GF(2 8)上符號(hào)速率為50Mbps的流式解碼方案,最大延時(shí)為640ns,參數(shù)可以根據(jù)需要靈活設(shè)置。
1 RS碼的結(jié)構(gòu)
碼字長(zhǎng)度為N=q-1(q=2i),生成多項(xiàng)式為,αi∈GF(q)的RS碼有最小碼距δ=2t+1,能夠糾正t個(gè)隨機(jī)或突發(fā)錯(cuò)誤[1]。本文列舉的方案測(cè)試中采用的RS碼主要參數(shù)為N=255、m0=0、t=8,其中GF(2 8)的生成多項(xiàng)式為g(x)=x8+x4+x3+x2+1。由于RS碼的編碼邏輯結(jié)構(gòu)比較簡(jiǎn)單,文中僅給出仿真結(jié)果。
2 RS碼的譯碼算法
RS譯碼算法一般分為三步:伴隨式計(jì)算、關(guān)鍵方程獲得和錯(cuò)誤圖樣的求解。其中關(guān)鍵方程的獲得是RS譯碼中最困難、最為關(guān)鍵的一步。
在利用伴隨式求解關(guān)鍵方程時(shí),BM算法和Euclidean(歐氏)算法是兩種較好的選擇。BM算法涉及大量的變量存儲(chǔ)和復(fù)雜的邏輯控制,適用于軟件編程而不適合硬件實(shí)現(xiàn)。歐氏算法數(shù)據(jù)存儲(chǔ)量少、控制便捷
熱門(mén)點(diǎn)擊
- 用Protel99SE實(shí)現(xiàn)脈沖電路的仿真
- RS編譯碼的一種硬件解決方案
- CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
- 基于EDA的交通燈控制系統(tǒng)(圖)
- 基于EPM7128設(shè)計(jì)的數(shù)據(jù)合并轉(zhuǎn)換器
- 非定長(zhǎng)碼高速實(shí)時(shí)拼接專用集成電路的研制
- 多分辨率圖像實(shí)時(shí)采集系統(tǒng)的FPGA邏輯設(shè)計(jì)
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- 第8代1800A/1200V
- 1200V CoolSiC嵌入
- PCB嵌入式功率芯片封裝應(yīng)用研究
- 反射傳感器簡(jiǎn)化光電開(kāi)關(guān)設(shè)計(jì)
- 導(dǎo)電性高分子混合鋁電解電容器
- PCIe Gen4 SSD主控芯片
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究