靈巧分割:為什么器件尺寸越小并不總是越好?
發(fā)布時間:2007/8/15 0:00:00 訪問次數(shù):435
30多年來,電子工程師一直認(rèn)為設(shè)計(jì) "更小,更快,更廉"的電子器件的主要途徑是半導(dǎo)體集成,而且朝著越來越精細(xì)方向發(fā)展的光刻工藝使集成度越來越高。但目前的情況表明,促使光刻工藝越來越精細(xì)有著與一些基本的物理學(xué)定律和經(jīng)濟(jì)學(xué)規(guī)律發(fā)生沖突的趨勢。
當(dāng)我們進(jìn)入亞微米時代,我們正在受到一些重要的物理學(xué)定律限制,它們將改變工程師在成本和性能之間所做的折中。在90年代大多數(shù)時間里,模擬電路設(shè)計(jì)工程師喜歡"沿用"數(shù)字電路的光刻工藝,但在90年代后期,情況開始發(fā)生變化。
對于0.5μm以下的光刻工藝,允許的最大電源電壓也會降低。雖然這對數(shù)字電路設(shè)計(jì)工程師無足輕重,但它對模擬電路設(shè)計(jì)工程師產(chǎn)生了巨大影響。電源電壓降低使得存在不可避免的噪聲情況下保存模擬信號更為困難。每一次新的光刻工藝的尺寸減小都給模擬電路設(shè)計(jì)工程師增加了困難。另外, 器件幾何尺寸趨向于越來越小也導(dǎo)致制造成本不斷增加。
隨著時代的發(fā)展,電子工程師必須改變進(jìn)行產(chǎn)品開發(fā)的思路。在有些情況下,模擬電路和數(shù)字電路不能繼續(xù)沿著同樣的不斷縮小尺寸的道路前進(jìn)。為了應(yīng)對這種挑戰(zhàn),工程師必須小心謹(jǐn)慎地在器件間分配功能以便對效率、電路板面積和總體成本優(yōu)化設(shè)計(jì)。在很多情況下,使用兩顆芯片要好于使用一顆芯片。關(guān)鍵的設(shè)計(jì)挑戰(zhàn)是選擇這些芯片之間的分界線。這種新的設(shè)計(jì)原理稱為靈巧分割,它主要涉及以下幾個原則:
· 要認(rèn)識到由于制造的經(jīng)濟(jì)性或驅(qū)動像同軸電纜或雙絞電話線這樣的現(xiàn)實(shí)世界負(fù)載的需要,一些模擬應(yīng)用在低于目前電源電壓的條件下是不切實(shí)際的。在這些情況下,靈巧分割需要采用合適的高電壓技術(shù)分割模擬功能并且在最佳的CMOS平臺上實(shí)現(xiàn)數(shù)字功能。
· 要考慮待選分割設(shè)計(jì)所需要的接口帶寬。帶寬越高,功耗越大,從而產(chǎn)生的電磁干擾(EMI)也越大。靈巧分割通過將盡可能多的數(shù)字處理電路放到一個另外的模擬芯片上,能夠使接口帶寬最小,因而高速數(shù)據(jù)流不必傳輸?shù)叫酒狻T谧罴训膶?shí)際設(shè)計(jì)中,到芯片外的數(shù)據(jù)流傳輸可以通過串行總線進(jìn)行,這樣還能節(jié)省引腳數(shù)。
· 要記住最終的芯片成本大部分依賴于制造晶片的產(chǎn)量。如果將一種具有極限允許誤差的模擬功能集成到一個新的芯片設(shè)計(jì)中,那么會降低該制造晶片最終產(chǎn)量。因此分離這種功能可能是有意義的,從而避免可測試性或下游成本問題的風(fēng)險。
· 當(dāng)意想不到的低產(chǎn)量使專用集成電路(ASIC)的設(shè)計(jì)不切實(shí)際時,要利用現(xiàn)有的設(shè)計(jì)。選擇最高水平可提供的集成,并且使用現(xiàn)場可編程門陣列(FPGA)完成該設(shè)計(jì)。
· 要研究完成新產(chǎn)品所需要的外部無源器件。為了求得一種同樣產(chǎn)品目標(biāo),可以通過使用包含無源器件的目前混合信號器件來取消許多外部無源器件。
· 靈巧分割并不意味著設(shè)計(jì)工程師必須回到90年代那種"數(shù)字功能放在一個芯片內(nèi),模擬功能放在另一個芯片內(nèi),存儲器放在第三個芯片內(nèi)"的設(shè)計(jì)模式。器件尺寸并非不能更小,只是器件尺寸越來越小從經(jīng)濟(jì)性上將會限制著越來越多的應(yīng)用。這種情況就好比航空運(yùn)輸,我們能夠使飛機(jī)飛得比聲音還快,但對于我們大多數(shù)人并沒有什么價值。
從以上原則考慮,靈巧分割這種設(shè)計(jì)原理不應(yīng)當(dāng)被看作是設(shè)計(jì)進(jìn)步的障礙,而應(yīng)當(dāng)是為設(shè)計(jì)工程師發(fā)揮創(chuàng)造力提供了一個機(jī)會。靈巧分割將設(shè)計(jì)工程師從只是配置供貨商提供的器件中擺脫出來,去創(chuàng)造新的產(chǎn)品。它消除了僵化的思維方式和生搬硬套的解決問題的方式。掌握靈巧分割的公司將會通過發(fā)揮其設(shè)計(jì)、制造和軟件開發(fā)才能而在技術(shù)上獨(dú)樹一幟。
30多年來,電子工程師一直認(rèn)為設(shè)計(jì) "更小,更快,更廉"的電子器件的主要途徑是半導(dǎo)體集成,而且朝著越來越精細(xì)方向發(fā)展的光刻工藝使集成度越來越高。但目前的情況表明,促使光刻工藝越來越精細(xì)有著與一些基本的物理學(xué)定律和經(jīng)濟(jì)學(xué)規(guī)律發(fā)生沖突的趨勢。
當(dāng)我們進(jìn)入亞微米時代,我們正在受到一些重要的物理學(xué)定律限制,它們將改變工程師在成本和性能之間所做的折中。在90年代大多數(shù)時間里,模擬電路設(shè)計(jì)工程師喜歡"沿用"數(shù)字電路的光刻工藝,但在90年代后期,情況開始發(fā)生變化。
對于0.5μm以下的光刻工藝,允許的最大電源電壓也會降低。雖然這對數(shù)字電路設(shè)計(jì)工程師無足輕重,但它對模擬電路設(shè)計(jì)工程師產(chǎn)生了巨大影響。電源電壓降低使得存在不可避免的噪聲情況下保存模擬信號更為困難。每一次新的光刻工藝的尺寸減小都給模擬電路設(shè)計(jì)工程師增加了困難。另外, 器件幾何尺寸趨向于越來越小也導(dǎo)致制造成本不斷增加。
隨著時代的發(fā)展,電子工程師必須改變進(jìn)行產(chǎn)品開發(fā)的思路。在有些情況下,模擬電路和數(shù)字電路不能繼續(xù)沿著同樣的不斷縮小尺寸的道路前進(jìn)。為了應(yīng)對這種挑戰(zhàn),工程師必須小心謹(jǐn)慎地在器件間分配功能以便對效率、電路板面積和總體成本優(yōu)化設(shè)計(jì)。在很多情況下,使用兩顆芯片要好于使用一顆芯片。關(guān)鍵的設(shè)計(jì)挑戰(zhàn)是選擇這些芯片之間的分界線。這種新的設(shè)計(jì)原理稱為靈巧分割,它主要涉及以下幾個原則:
· 要認(rèn)識到由于制造的經(jīng)濟(jì)性或驅(qū)動像同軸電纜或雙絞電話線這樣的現(xiàn)實(shí)世界負(fù)載的需要,一些模擬應(yīng)用在低于目前電源電壓的條件下是不切實(shí)際的。在這些情況下,靈巧分割需要采用合適的高電壓技術(shù)分割模擬功能并且在最佳的CMOS平臺上實(shí)現(xiàn)數(shù)字功能。
· 要考慮待選分割設(shè)計(jì)所需要的接口帶寬。帶寬越高,功耗越大,從而產(chǎn)生的電磁干擾(EMI)也越大。靈巧分割通過將盡可能多的數(shù)字處理電路放到一個另外的模擬芯片上,能夠使接口帶寬最小,因而高速數(shù)據(jù)流不必傳輸?shù)叫酒。在最佳的?shí)際設(shè)計(jì)中,到芯片外的數(shù)據(jù)流傳輸可以通過串行總線進(jìn)行,這樣還能節(jié)省引腳數(shù)。
· 要記住最終的芯片成本大部分依賴于制造晶片的產(chǎn)量。如果將一種具有極限允許誤差的模擬功能集成到一個新的芯片設(shè)計(jì)中,那么會降低該制造晶片最終產(chǎn)量。因此分離這種功能可能是有意義的,從而避免可測試性或下游成本問題的風(fēng)險。
· 當(dāng)意想不到的低產(chǎn)量使專用集成電路(ASIC)的設(shè)計(jì)不切實(shí)際時,要利用現(xiàn)有的設(shè)計(jì)。選擇最高水平可提供的集成,并且使用現(xiàn)場可編程門陣列(FPGA)完成該設(shè)計(jì)。
· 要研究完成新產(chǎn)品所需要的外部無源器件。為了求得一種同樣產(chǎn)品目標(biāo),可以通過使用包含無源器件的目前混合信號器件來取消許多外部無源器件。
· 靈巧分割并不意味著設(shè)計(jì)工程師必須回到90年代那種"數(shù)字功能放在一個芯片內(nèi),模擬功能放在另一個芯片內(nèi),存儲器放在第三個芯片內(nèi)"的設(shè)計(jì)模式。器件尺寸并非不能更小,只是器件尺寸越來越小從經(jīng)濟(jì)性上將會限制著越來越多的應(yīng)用。這種情況就好比航空運(yùn)輸,我們能夠使飛機(jī)飛得比聲音還快,但對于我們大多數(shù)人并沒有什么價值。
從以上原則考慮,靈巧分割這種設(shè)計(jì)原理不應(yīng)當(dāng)被看作是設(shè)計(jì)進(jìn)步的障礙,而應(yīng)當(dāng)是為設(shè)計(jì)工程師發(fā)揮創(chuàng)造力提供了一個機(jī)會。靈巧分割將設(shè)計(jì)工程師從只是配置供貨商提供的器件中擺脫出來,去創(chuàng)造新的產(chǎn)品。它消除了僵化的思維方式和生搬硬套的解決問題的方式。掌握靈巧分割的公司將會通過發(fā)揮其設(shè)計(jì)、制造和軟件開發(fā)才能而在技術(shù)上獨(dú)樹一幟。
上一篇:意大利自動洗狗機(jī)頗受歡迎
上一篇:單電子組件發(fā)展趨勢
熱門點(diǎn)擊
- 用4:1數(shù)據(jù)選擇器實(shí)現(xiàn)全加器邏輯功能
- 設(shè)計(jì)一個帶有進(jìn)位輸出端的七進(jìn)制加法計(jì)數(shù)器
- 目前AD/DA的常用芯片介紹
- 網(wǎng)上成功交易必備的五大要素
- IrDA簡介
- 可控溫的電熱毯溫控器電路圖(圖)
- 常見ttl,cmos型號介紹
- 交流電的最大值與有效值
- 元器件常識:74系列芯片功能大全
- 受控源
推薦技術(shù)資料
- FU-19推挽功放制作
- FU-19是國產(chǎn)大功率發(fā)射雙四極功率電二管,EPL20... [詳細(xì)]
- PCB嵌入式功率芯片封裝工作原理
- 莫仕儲能連接器技術(shù)結(jié)構(gòu)應(yīng)用詳情
- 新款 Snapdragon X
- Intel 18A(1.8nm
- 業(yè)界首款STM32配套無線物聯(lián)網(wǎng)模塊
- 2025年全球半導(dǎo)體產(chǎn)業(yè)十大熱門看點(diǎn)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究