a; 沖擊IC的ESD傳遞模式；

b; 內(nèi)部ESD保護(hù)；

c; 應(yīng)用電路與IC內(nèi)部ESD保護(hù)的相互配合；

d; 修改應(yīng)用電路提高IC的ESD保護(hù)能力。

ESD傳遞模式

靜電放電強(qiáng)度以電壓形式表示，該電壓由電容的儲(chǔ)能電荷產(chǎn)生，最終傳遞到IC。作用到IC的電壓和電流強(qiáng)度與IC和ESD源之間的阻抗有關(guān)。對(duì)電荷來源進(jìn)行評(píng)估后建立了ESD測(cè)試模型。

ESD測(cè)試中一般使用兩種充電模式(圖1)，人體模式(HBM)下將電荷儲(chǔ)存在人體內(nèi)(100pF等效電容)，通過人體皮膚放電(1.5kΩ等效電阻)。機(jī)器模式(MM)下將電荷儲(chǔ)存在金屬物體，機(jī)器模式中的放電只受內(nèi)部連接電感的限制。



以下概念對(duì)于評(píng)估ESD向IC的傳遞非常有用：

1. 電壓高于標(biāo)稱電源電壓時(shí)，IC阻抗較低。



對(duì)于圖1中的HBM模式：Z_S＝Z_HBM＝1.5kω

2. 在MM模式下，電流受特征阻抗(約50Ω)的限制。



上述特征阻抗的計(jì)算可以從低阻L-C電路的能量(E)推導(dǎo)出來：

 


3. 如果ESD電流主要流入電源去耦電容，IC電壓由儲(chǔ)存的電荷量決定：



4. 能夠在瞬間導(dǎo)致IC損壞的能量相當(dāng)于微焦級(jí)，有外部電源去耦電容時(shí)，考慮這一點(diǎn)非常重要，從電源電容(C1)傳遞到IC的能量是：



5. 耗散功率(P)會(huì)產(chǎn)生一定熱量，假設(shè)能量經(jīng)過一段較長(zhǎng)的時(shí)間(t)釋放掉，熱量將隨之降低：



ESD能量傳遞到低阻電路時(shí)需要考慮其電流(上述第1、2條)；對(duì)于高阻而言，能量以電壓形式通過電荷轉(zhuǎn)移傳遞到電源去耦電容和寄生電容(第3條)。對(duì)IC造成損壞的典型能量是在不到一個(gè)毫秒的時(shí)間內(nèi)將微焦級(jí)能量釋放到IC(第4、5條)。

IC內(nèi)部保護(hù)電路

標(biāo)準(zhǔn)保護(hù)方案是限制到達(dá)IC核心電路的電壓和電流。圖1所示保護(hù)器件包括：

* ESD二極管—在信號(hào)引腳與電源或地之間提供一個(gè)低阻通道，與極性有關(guān)；

* 電源箝位—連接在電源之間，正常供電條件下不汲取電流，出現(xiàn)ESD沖擊時(shí)呈低阻。

1. ESD二極管

如果對(duì)IC引腳進(jìn)行HBM測(cè)試，測(cè)試電路的初始電壓是2kV，通過ESD二極管的電流約為1.33A(圖2)： 

理論上，進(jìn)行HBM測(cè)試時(shí)引腳電壓受限于二極管壓降。大電流會(huì)在ESD二極管和引線上產(chǎn)生I-R壓降，在信號(hào)引腳產(chǎn)生額外的電壓，如圖2所示。



為了確定IC是否能夠承受2kV的ESD沖擊，需要參考廠商提供的資料。IC的額定電壓由最大電壓決定，圖1中的VESD，這是IC能夠承受的一種特定的ESD源。Maxim IC所能承受的ESD指標(biāo)在可靠性報(bào)告中可以查找到。

2. 電源箝位

雙極型IC的箝位電路類似于在受保護(hù)核電路中提供一個(gè)受沖擊時(shí)擊穿的部件，圖3給出了圖1中箝位功能的詳細(xì)電路。箝位晶體管的過壓導(dǎo)致集電極-基極之間的雪崩電流，發(fā)射結(jié)的正向偏置會(huì)進(jìn)一步提高集電極電流，導(dǎo)致一個(gè)“突變”過程。箝位時(shí)的V-I特性曲線如圖4所示。





箝位二極管在IC其它電路遭到破壞之前導(dǎo)通，箝位管要有足夠的承受力，保證ESD電流不會(huì)導(dǎo)致二次擊穿。2kV HBM測(cè)試的箝位過程如圖5所示，圖5中的電壓包括I-R壓降和突變穩(wěn)定后的箝位電壓。



ESD保護(hù)與應(yīng)用電路

箝位電壓從第一次擊穿變化到突變穩(wěn)定后的導(dǎo)通電壓，如圖5所示。為保證箝位時(shí)關(guān)閉正常的工作條件，設(shè)計(jì)的箝位電壓一般要略高于IC的絕對(duì)最大電壓。

電源去耦電容會(huì)影響箝位操作，傳遞到去耦電容的電荷會(huì)產(chǎn)生高于IC絕對(duì)最大值的電壓，但還不足以使箝位電路導(dǎo)通。這時(shí)的電容相當(dāng)于一個(gè)能源，迅速向器件注入能量。

對(duì)于一個(gè)給定的去耦電容，ESD測(cè)試中初始電壓的變化遵循電荷守恒原理。例如，使用一個(gè)0.01μF去耦電容，2kV HBM測(cè)試電壓可以達(dá)到20V：


或


被保護(hù)引腳電容上的能量如圖6所示，對(duì)小的去耦電容，箝位二極管通過進(jìn)入突變穩(wěn)定模式限制電壓(V1)。突變穩(wěn)定后的電壓所產(chǎn)生的能量近似地隨著電容的增大而成比例增大。電源去耦電容增大到一定程度后，電荷傳輸不會(huì)產(chǎn)生導(dǎo)致箝位電路擊穿的電壓。



箝位電壓高于IC所能承受的電壓(典型值6V)，低于二極管的擊穿電壓(約10V)時(shí)，對(duì)于存在去耦電容的情況，因?yàn)殡娙輧?chǔ)能可能導(dǎo)致某些問題。如果IC在沒有外部電路的情況下進(jìn)行測(cè)試，引腳上作用10V電壓是可以接受的，對(duì)器件不會(huì)構(gòu)成威脅。

改善ESD保護(hù)

合理選擇去耦電容的大小有助于在電路中提高IC的保護(hù)，降低電容儲(chǔ)能，使ESD電荷不會(huì)產(chǎn)生擊穿箝位電路的電壓。我們可以考慮圖1中C1>>C0的情況：

最初：



將C1加倍，則會(huì)導(dǎo)致：



電容加倍，能量降低一倍。

對(duì)于高速雙極型IC，HBM測(cè)試中吸收的最大能量是1μJ；2kV人體模式下，如果電容小于0.02μF(圖6)，C1>>C0二極管會(huì)產(chǎn)生動(dòng)作。為了使去耦電容的能量低于1μJ，去耦電容有兩種選擇：要么容值大于0.05μF，要么小于0.005μF。當(dāng)使用更高的測(cè)試電壓時(shí)，要按比例增大0.05μF電容的尺寸。

實(shí)際應(yīng)用中，通常不允許使用更大的去耦電容。浪涌電流的要求會(huì)限制電容尺寸。如果不控制電壓擺率，唯一限制浪涌電流的途徑就是限制去耦電容的尺寸：



去耦電容與電源間的引線總是存在一定量的電感，通常也會(huì)接入一個(gè)濾波電感。這種配置下，最大浪涌電流取決于濾波電感與去耦電容的特征阻抗，這個(gè)阻抗(圖7中的Zo)類似于MM測(cè)試中的電流限制。



通過限制浪涌電流，可以使用較大的濾波電容(C1)；發(fā)生ESD沖擊時(shí)，使得作用在IC上的電壓低于器件允許的最大額定電壓。

 

改善ESD保護(hù)的有效途徑有：

a, 使用更大的濾波電容，使最大ESD電壓低于IC引腳所能承受的絕對(duì)最大電壓；

b,使用小的濾波電容，使得箝位二極管在低能量時(shí)提供保護(hù)；

c,增大串聯(lián)電感限制大電容產(chǎn)生的浪涌電流；

d,增加外部箝位二極管，如圖8所示的齊納二極管，使ESD電壓低于器件所能承受的絕對(duì)最大電壓(圖9)。



小結(jié)

IC及其周邊元件需要承受突破應(yīng)用電路鏡電防護(hù)層的ESD能量，電源的去耦電容可能是降低作用到IC上的ESD強(qiáng)度的一條低成本解決途徑，諸多設(shè)計(jì)因素會(huì)影響ESD性能，具體可以歸納為：

1,確定應(yīng)用場(chǎng)合的測(cè)試電壓(V_ESD)，典型值為2kV的HBM或100V MM模式；

2, 檢查IC的可靠性報(bào)告，確認(rèn)二極管、鉗位二極管和傳導(dǎo)路徑適合的測(cè)試電壓。Maxim的可靠性報(bào)告中提供了IC的相關(guān)信息；

3,當(dāng)使用外部電容，如電源濾波電容(C1)時(shí)，需檢查其產(chǎn)生的電壓，這個(gè)電壓最終作用到IC上；

4, 如果出現(xiàn)ESD沖擊時(shí)，電壓介于IC的最大額定電壓(典型值為6V)與擊穿電壓(典型值在8V至10V)，可以考慮使用較大尺寸的電容來替代電源濾波的方案。