XC3S1400A特點(diǎn)

1)極低的成本，高性能邏輯解決方案大批量，成本敏感的應(yīng)用
2)雙電源簡化3.3V范圍VCCAUX僅設(shè)計
3)掛起，休眠模式降低系統(tǒng)功耗
4)多電壓，多標(biāo)準(zhǔn)的SelectIO接口引腳
5)多達(dá)502個I/O引腳或227差分信號對
6)LVCMOS，LVTTL，HSTL，SSTL和單端I/O
7)3.3V，2.5V，1.8V，1.5V和1.2V信號
8)可選擇的輸出驅(qū)動器，高達(dá)24％銷毫安
9)QUIETIO標(biāo)準(zhǔn)減少了I / O開關(guān)噪聲
10)全3.3V±10％的兼容性和熱交換遵守
11)640+MB/s的數(shù)據(jù)傳輸速率每差分I/O
12)LVDS，RSDS，微型LVDS，HSTL/SSTL差分I/O
13)集成差分終端電阻
14)增強(qiáng)的雙數(shù)據(jù)速率（DDR）支持
15)DDR/DDR2 SDRAM支持高達(dá)400MB/秒
16)完全兼容的32/64位，33/66 MHz的PCI?技術(shù)的支持

XC3S1400A豐富，靈活的邏輯資源

1)密度高達(dá)25,344個邏輯單元，包括可選的轉(zhuǎn)變注冊或分布式RAM支持
2)高效寬多路復(fù)用器，寬邏輯
3)快速超前進(jìn)行邏輯
4)增強(qiáng)的18×18可選流水線乘法器
5)IEEE 1149.1/1532 JTAG編程/調(diào)試端

XC3S1400A分層SelectRAM記憶體架構(gòu)

1)高達(dá)576千位的快速塊RAM與字節(jié)寫使能對于處理器的應(yīng)用
2)高達(dá)176千位的高效分布式RAM

XC3S1400A最多八個數(shù)字時鐘管理器（DCM）

1)時鐘偏移消除（延遲鎖相環(huán)路）
2)頻率合成，乘，除
3)高分辨率相移
4)寬的頻率范圍（5兆赫至320兆赫以上）

XC3S1400A八低歪斜全局時鐘網(wǎng)絡(luò)，增加八每半器件時鐘，加上豐富的低偏移路由

XC3S1400A配置接口行業(yè)標(biāo)準(zhǔn)的PROM

1)x8或x8/x16 BPI并行NOR快閃PROM
2)低成本JTAG平臺與賽靈思?閃存
3)獨(dú)特的設(shè)備設(shè)計驗證DNA識別
4)負(fù)載下控制多個FPGA位流
5)后配置CRC校驗

XC3S1400A配置

    Spartan-3A FPGA是通過加載程序成強(qiáng)大的，可再編程，靜態(tài)配置數(shù)據(jù)CMOS配置鎖存（CCL的）的共同控制
所有的功能元件和布線資源。 FPGA的配置數(shù)據(jù)存儲在一個外部PROM或一些其他非易失性介質(zhì)，打開或關(guān)閉電路板。后接通電源，配置數(shù)據(jù)寫入到FPGA使用七種不同的模式之一：

1)從Xilinx平臺閃存PROM主串
2)串行外設(shè)接口（SPI）從工業(yè)標(biāo)準(zhǔn)的SPI串行Flash
3)字節(jié)外設(shè)接口（BPI）最多從行業(yè)標(biāo)準(zhǔn)的x8或x8/x16并行NOR閃存
4)從串行，通常由一個處理器下載
5)從并行，通常由一個處理器下載
6)邊界掃描（JTAG），通常從下載處理器或系統(tǒng)測試儀

    此外，的Spartan-3A FPGA支持多重引導(dǎo)配置，使兩個或多個FPGA配置比特流被儲存在一個SPI串行閃存或BPI并行NOR閃存。該FPGA應(yīng)用程序控制的配置負(fù)載下，當(dāng)加載它。
    此外，每個的Spartan-3A FPGA包含一個獨(dú)特的，工廠編程的Device DNA識別有用跟蹤的目的，反克隆設(shè)計，或知識產(chǎn)權(quán)保護(hù)。