電壓定位基本原理的簡(jiǎn)化模型
發(fā)布時(shí)間:2012/2/23 20:31:58 訪問次數(shù):1365
如果RVP與濾波電容的ESR相匹配,輸出電壓在經(jīng)歷了負(fù)載階躍造成的瞬降( ESR×ILOAD)之后將停留在原位,直到負(fù)載再次發(fā)生變化。降低負(fù)載會(huì)引起(A/×ESR)的電平上移。經(jīng)過一個(gè)短暫的、因上一次電感放電造成的瞬態(tài)脈沖之后,在控制器的lOOns響應(yīng)之前(在7. 5%門限以內(nèi)),直流電平就能夠恢復(fù)到預(yù)定的空載電壓(本例中為1.62V)。ACPL-214-50AE
圖3. 14所示的簡(jiǎn)化模型可以說明電壓定位的基本原理。當(dāng)Rv,等于ESR(COUT的等效串聯(lián)電阻)時(shí),對(duì)于負(fù)載階躍可得到如圖3. 12所示的理想的“方波”電壓響應(yīng)。
如圖3. 15所示,盡管輸出電阻的增加功耗降低了轉(zhuǎn)換效率,電壓定位設(shè)計(jì)同時(shí)也降低了消耗在電源和CPU內(nèi)部的功率。輸出端增加5mfl的串聯(lián)電阻會(huì)降低轉(zhuǎn)換效率。然而,它也降低了重載時(shí)的CPU工作電壓,有利于降低功耗并延長(zhǎng)電池壽命。與傳統(tǒng)的(無(wú)電壓定位的)調(diào)節(jié)器相比,電壓定位設(shè)計(jì)可以降低CPU功耗1. 38W,降低系統(tǒng)整體功耗0.4W。
如果RVP與濾波電容的ESR相匹配,輸出電壓在經(jīng)歷了負(fù)載階躍造成的瞬降( ESR×ILOAD)之后將停留在原位,直到負(fù)載再次發(fā)生變化。降低負(fù)載會(huì)引起(A/×ESR)的電平上移。經(jīng)過一個(gè)短暫的、因上一次電感放電造成的瞬態(tài)脈沖之后,在控制器的lOOns響應(yīng)之前(在7. 5%門限以內(nèi)),直流電平就能夠恢復(fù)到預(yù)定的空載電壓(本例中為1.62V)。ACPL-214-50AE
圖3. 14所示的簡(jiǎn)化模型可以說明電壓定位的基本原理。當(dāng)Rv,等于ESR(COUT的等效串聯(lián)電阻)時(shí),對(duì)于負(fù)載階躍可得到如圖3. 12所示的理想的“方波”電壓響應(yīng)。
如圖3. 15所示,盡管輸出電阻的增加功耗降低了轉(zhuǎn)換效率,電壓定位設(shè)計(jì)同時(shí)也降低了消耗在電源和CPU內(nèi)部的功率。輸出端增加5mfl的串聯(lián)電阻會(huì)降低轉(zhuǎn)換效率。然而,它也降低了重載時(shí)的CPU工作電壓,有利于降低功耗并延長(zhǎng)電池壽命。與傳統(tǒng)的(無(wú)電壓定位的)調(diào)節(jié)器相比,電壓定位設(shè)計(jì)可以降低CPU功耗1. 38W,降低系統(tǒng)整體功耗0.4W。
上一篇:等效效率
熱門點(diǎn)擊
- 十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)
- LCD分壓電阻的選擇
- 示波器控制設(shè)置信息
- 低功耗24位4通道同時(shí)采樣可級(jí)聯(lián)的E-A A
- 消除影響ADC精度的因素
- 電壓定位基本原理的簡(jiǎn)化模型
- 實(shí)驗(yàn)原理
- TTL集成邏輯門的使用
- 低功耗LVDS多媒體接口
推薦技術(shù)資料
- 繪制印制電路板的過程
- 繪制印制電路板是相當(dāng)重要的過程,EPL2010新穎的理... [詳細(xì)]
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場(chǎng)發(fā)展趨勢(shì)未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究