低功耗LVDS多媒體接口
發(fā)布時(shí)間:2012/2/24 19:26:56 訪問次數(shù):789
LVDS的結(jié)構(gòu)與特點(diǎn)JK16-135
低電壓差分信號傳輸( LVDS)已經(jīng)在眾多應(yīng)用中得到驗(yàn)證,LVDS在傳送高數(shù)據(jù)率信號的同時(shí)還具有其他優(yōu)勢:與低電源電壓的兼容性、低功耗、低輻射、高抗干擾性、簡單的布線和終端匹配。
基本的LVDS發(fā)送接收結(jié)構(gòu)[38]如圖4.7所示。LVDS為差分模式,這種模式固有的共模抑制能力提供了高水平的抗干擾性,由于具有較高的信噪比,信號幅度可以降低到大約lOOmV(如圖4.8所示),允許非常高的傳輸速率。較低的信號擺幅還有助于降低功耗。但LVDS的每一通道需要兩根連線傳輸信號。
MAX9213/MAX9214可編程、直流平衡、21位串行器/解串器
MAX9213具有可編程直流平衡,允許串行器和解串器通過交流耦合隔離【39]。每個(gè)通道上的直流平衡電路對數(shù)據(jù)進(jìn)行編碼,將傳輸數(shù)據(jù)中1和0個(gè)數(shù)的不平衡限制在規(guī)定的范圍內(nèi)。對應(yīng)的MAX9210/MAX9214解串器對數(shù)據(jù)進(jìn)行解碼。當(dāng)直流平衡未被編程時(shí),該串行器與無直流平衡的21位串行器兼容。
LVDS的結(jié)構(gòu)與特點(diǎn)JK16-135
低電壓差分信號傳輸( LVDS)已經(jīng)在眾多應(yīng)用中得到驗(yàn)證,LVDS在傳送高數(shù)據(jù)率信號的同時(shí)還具有其他優(yōu)勢:與低電源電壓的兼容性、低功耗、低輻射、高抗干擾性、簡單的布線和終端匹配。
基本的LVDS發(fā)送接收結(jié)構(gòu)[38]如圖4.7所示。LVDS為差分模式,這種模式固有的共模抑制能力提供了高水平的抗干擾性,由于具有較高的信噪比,信號幅度可以降低到大約lOOmV(如圖4.8所示),允許非常高的傳輸速率。較低的信號擺幅還有助于降低功耗。但LVDS的每一通道需要兩根連線傳輸信號。
MAX9213/MAX9214可編程、直流平衡、21位串行器/解串器
MAX9213具有可編程直流平衡,允許串行器和解串器通過交流耦合隔離【39]。每個(gè)通道上的直流平衡電路對數(shù)據(jù)進(jìn)行編碼,將傳輸數(shù)據(jù)中1和0個(gè)數(shù)的不平衡限制在規(guī)定的范圍內(nèi)。對應(yīng)的MAX9210/MAX9214解串器對數(shù)據(jù)進(jìn)行解碼。當(dāng)直流平衡未被編程時(shí),該串行器與無直流平衡的21位串行器兼容。
熱門點(diǎn)擊
- 十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)
- LCD分壓電阻的選擇
- 示波器控制設(shè)置信息
- 低功耗24位4通道同時(shí)采樣可級聯(lián)的E-A A
- 電子秤系統(tǒng)參考設(shè)計(jì)
- 消除影響ADC精度的因素
- 電壓定位基本原理的簡化模型
- 實(shí)驗(yàn)原理
- TTL集成邏輯門的使用
- 低功耗LVDS多媒體接口
推薦技術(shù)資料
- 繪制印制電路板的過程
- 繪制印制電路板是相當(dāng)重要的過程,EPL2010新穎的理... [詳細(xì)]
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究