ADI公司的Blackfin系列處理器提供了可與SDRAM接口的外部總線接口單元(EBIU)。由于SDRAM驅(qū)動頻率高于50MHz，所以硬件布局必須滿足高速設(shè)計的要求。目前，硬件設(shè)計已能滿足多數(shù)EMI和EMC的相關(guān)標準。這些標準必須保證高頻時的信號完整性，大部分標準是在低功率環(huán)境下設(shè)定的。因此，正確的印制電路板( PCB)設(shè)計就是一個關(guān)鍵因素。ACPL-217-50DE    

    SDRAM的PCB布局需要考慮EMC和信號完整性。在SDRAM PCB布局時，不要將所有信號都采取同樣的處理，要考慮每個信號的重要性并將最關(guān)鍵信號的布線優(yōu)先布局。推薦順序如下：
    (1)時鐘分配；
    (2)數(shù)據(jù)線和DQM線，命令線包括SA10；
    (3)地址線；
    (4)其他信號（如CKE）。
    1．元件放置考慮
  在設(shè)計PCB布局時應(yīng)考慮以下幾點：
  (1)將SDRAM芯片放在Blackfin處理器勞邊。
  (2)線路越短越好。
  (3)當分配信號時，到所有設(shè)備的布線長度（如圖3.19所示）應(yīng)相同。避免出現(xiàn)圖3. 20中的回環(huán)。