圖8-91所示是由4個(gè)JK觸發(fā)器構(gòu)成的EP2S30F484C5四位并行進(jìn)位同步二進(jìn)制加法計(jì)數(shù)器，這一電路與前一個(gè)串行同步計(jì)數(shù)器電路相比有一點(diǎn)不同之處，就是電路中的JK觸發(fā)器有多個(gè)J和K輸入端，如觸發(fā)器F3有2個(gè)這樣的輸入端，觸發(fā)器F4則有3個(gè)J、K輸入端。
    Jl、J2和J3是一個(gè)與門電路的3個(gè)輸入端，Kl、K2和K3是一個(gè)與門電路的3個(gè)輸入端。如果JK觸發(fā)器的J、K輸入端數(shù)目不夠用時(shí)，可使用附加的與門電路來擴(kuò)展，如圖8-92所示。圖8-92 J、K輸入端擴(kuò)展示意圖。

           
    對(duì)于并行進(jìn)位同步二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)前先清零，即在Rd端加上負(fù)脈沖，這樣計(jì)數(shù)器輸出狀態(tài)為0000，即Q4=O，Q3=0，Q2=0，Ql=O。下面根據(jù)輸入計(jì)數(shù)脈沖CP分成幾種情況分析這一電路的加法計(jì)數(shù)過程。
    通過上述分析可知，計(jì)數(shù)脈沖CP是同時(shí)加到各JK觸發(fā)器的CP端，進(jìn)位信號(hào)是通過本級(jí)的多個(gè)J、K輸入端實(shí)現(xiàn)的，各觸發(fā)器的進(jìn)位信號(hào)是并行的，這種計(jì)數(shù)方式稱為并行同步計(jì)數(shù)。