脈沖延遲電路
發(fā)布時(shí)間:2013/2/21 19:52:12 訪問次數(shù):2298
圖14-55所示為脈沖延遲電路,其輸出脈BAS21DW5T1G沖相對于輸入脈沖在時(shí)間上整體向后延遲了一定時(shí)間,延遲量由RC網(wǎng)絡(luò)決定。脈沖延遲電路由兩個(gè)施密特觸發(fā)器D,和D2等構(gòu)成,延遲時(shí)間Ims。在D.的輸入端接有R1、C,積分電路,利用積分電容的充放電作用,使輸入脈沖延遲。
圖14-56所示為多諧振蕩器電路。施密特觸發(fā)器組成多諧振蕩器時(shí),電路非常簡單,僅需外接一個(gè)電阻和一個(gè)電容。電阻R跨接在施密特觸發(fā)器D兩端,與電容C構(gòu)成充放電回路,泱定多諧振蕩器的振蕩頻率。改變R、C的大小即可改變振蕩頻率。同時(shí),振蕩頻率還與電路的電源電壓VD。、施密特觸發(fā)器的正負(fù)閾值電壓Ur+和UT一有關(guān)。電路輸出信號Uo為連續(xù)的脈沖方波。
圖14-55脈沖延遲電路決定振蕩頻率圖14-56施密特觸發(fā)器構(gòu)成多諧振蕩器。
圖14-55所示為脈沖延遲電路,其輸出脈BAS21DW5T1G沖相對于輸入脈沖在時(shí)間上整體向后延遲了一定時(shí)間,延遲量由RC網(wǎng)絡(luò)決定。脈沖延遲電路由兩個(gè)施密特觸發(fā)器D,和D2等構(gòu)成,延遲時(shí)間Ims。在D.的輸入端接有R1、C,積分電路,利用積分電容的充放電作用,使輸入脈沖延遲。
圖14-56所示為多諧振蕩器電路。施密特觸發(fā)器組成多諧振蕩器時(shí),電路非常簡單,僅需外接一個(gè)電阻和一個(gè)電容。電阻R跨接在施密特觸發(fā)器D兩端,與電容C構(gòu)成充放電回路,泱定多諧振蕩器的振蕩頻率。改變R、C的大小即可改變振蕩頻率。同時(shí),振蕩頻率還與電路的電源電壓VD。、施密特觸發(fā)器的正負(fù)閾值電壓Ur+和UT一有關(guān)。電路輸出信號Uo為連續(xù)的脈沖方波。
圖14-55脈沖延遲電路決定振蕩頻率圖14-56施密特觸發(fā)器構(gòu)成多諧振蕩器。
上一篇:什么是計(jì)數(shù)器
熱門點(diǎn)擊
- 單結(jié)晶體管有哪些作用
- 場效應(yīng)管的放大電路
- 撥動開關(guān)
- 脈沖延遲電路
- 怎樣應(yīng)用移位寄存器
- 幾種常見三極管的外形及特點(diǎn)
- 怎樣識別穩(wěn)壓二極管
- 電阻器上阻值的標(biāo)示方法
- 負(fù)反饋電路的電壓放大倍數(shù)
- 濾波器的作用
推薦技術(shù)資料
- DFRobot—玩的就是
- 如果說新車間的特點(diǎn)是“靈動”,F(xiàn)QPF12N60C那么... [詳細(xì)]
- Nuclei lntellig
- RISC-V子系統(tǒng)模式技術(shù)結(jié)構(gòu)
- 物理量子比特量子芯片Willo
- MPS電源管理一站式解決方案詳情
- 薄緩沖層AlGaN/GaN外延
- 2024年全球第三代半導(dǎo)體行業(yè)十大事件
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究