在下列對的題號上打個“√”，錯的題號上打個“×”，并加以更正。

   組合邏輯電路簡稱組合電路，這種TSL1612電路的特點(diǎn)是：電路中的某一輸出端在某一時刻的輸出狀態(tài)僅由該時刻的電路輸入端狀戀決定，與電路原狀態(tài)無關(guān)。組合邏車能。組合邏輯電路包括：二是比較器電路，三是判奇偶電路，四是數(shù)據(jù)選擇器，五是編碼器電路，六是譯碼器電路，七是顯示器電路。

   半加器電路可完成兩個一位二進(jìn)數(shù)的求和運(yùn)算。半加器是一個由加數(shù)、被加數(shù)、和數(shù)、向高位進(jìn)位數(shù)組成的運(yùn)算器，它僅考慮本位數(shù)相加，不考慮低位來的進(jìn)位。全加器比半加器電路多一個輸入端，共有3個輸入端。全加器仍然是一個1比特加法器電路，與半加器相比只是多了一個低位進(jìn)位數(shù)端。

  比較器有兩種電路：一是大小比較器，二是同比較器。大小比較器電路有3個輸出端，一個是A=B輸出端，二是A>B輸出端，三是A<B輸出端。對于多位比較器，在進(jìn)行比較時，從最高位向下一位一位地比較，當(dāng)比較到哪一位有結(jié)果時便有輸出信號，若比完最后一位仍然是相等的話，就是A=B，輸出端輸出高電平。

   判奇、判偶電路的輸入端有多個，具體輸入端數(shù)量視具體電路而定，但是這種電路的輸出端只有一個。判奇電路的輸出端狀態(tài)是：當(dāng)輸出端為1時，說明輸入信號中高電平1的數(shù)目為奇數(shù)。對于判偶電路而言，當(dāng)輸出端為0時，說明輸入信號中高電平1的數(shù)目為偶數(shù)。它們都存在著鍵控輸入電路，其基本工作原理是相同的。

   從廣義角度上講，譯碼器的功能是將一種編碼轉(zhuǎn)換到另一種編碼，譯碼是編碼的反過程。二十進(jìn)制譯碼器電路所輸出的控制信號仍然是一組高、低電平組合信號，只是十進(jìn)制數(shù)中的控制信號，這一組控制信號通過顯示驅(qū)動電路和顯示器件才能顯示出十進(jìn)制數(shù)中的數(shù)字。

   數(shù)字式顯示電路主要由譯碣器、驅(qū)動器電路和顯示器3個部分組成。譯碼器電路要將二進(jìn)制數(shù)碼轉(zhuǎn)換成數(shù)碼管能夠接收的控制信號，驅(qū)動電路的作用是加大這一控制信號，顯示器顯示十進(jìn)制數(shù)字或其他字符。