用74LS153或74LS138可以實現很多組合電路的邏輯功能，例如用XC2164A51TMR2片74LS153可以設計8選1數據選擇器，用4片74LS153可以設計成16選1數據選擇器；用2片74LS138可以設計成4-16譯碼器；用4片74LS138可以設計成5-32譯碼器；用1片74LS138和1片74LS153可以設計總線傳輸結構電路。

   用MSI組合功能件設計組合電路，不一定要嚴格按照組合電路的設計步驟，從列出真值表開始一步一步地進行，只要設計者對所實現的邏輯功能和所用器件的邏輯功能很清楚，有時可以直接用所給器件設計出電路圖，即一步到位畫出電路圖。例如，用1片74LS138可以設計成1～8數據分配器，如圖3. 17所示，以A：A，A。作為地址，有兩個方案，方案一是以SA作為數據輸入端，方案二是以S。和S。作為數據輸入端，在地址A2A，Ao為000、001、

…、111時，輸入數據D依次分配到輸出端y�！瓂，或OUT�！璒UT7。

   二十進制譯碼器

   二一十進制譯碼器的邏輯功能是將輸入的BCD碼的10個代碼譯成10個高、低電平輸出信號。輸入BCD碼(0000--- ---1001)，輸出的10個信號分別與十進制數的10個數字相對應，其示意圖如圖3. 18所示。二一十進制譯碼器74LS42（又稱4線-10線譯碼器，其引腳如圖3. 19所示）的真值表如表3.7所示。