用原理圖方法測試4位雙向移位寄存器邏輯功能
發(fā)布時間:2014/7/17 20:57:42 訪問次數(shù):2675
一、實驗?zāi)康?/span>
①用原理圖方法測試4位雙向移位寄存器邏輯功能。
②測試用A3948SLB設(shè)計的環(huán)型A3948SLB計數(shù)器和序列信號發(fā)生器的結(jié)果。
③學(xué)習(xí)用譯碼器74LS138和數(shù)選器74LS151設(shè)計總線結(jié)構(gòu)。
④了解并行(串行)輸入/串行輸出移位寄存器功能及應(yīng)用。
⑤掌握數(shù)字電路設(shè)計的層次化設(shè)計思想。
二、實驗原理
1.4位雙向移位寄存器74LS194
其符號圖如圖4. 19所示。
CLRN為清零端,CLRN=O時移位寄存器清零,CI.RN -1時工作;SLSI、SRSI分別是左、右移位寄存器數(shù)據(jù)輸入端,S..S。為模式控制端,SIS。=00保持、S.So - 01右移、S.So一10左移、S,So =11置數(shù)。
2.8選1數(shù)據(jù)選擇器74LS151
其符號圖如圖4. 20所示。
圖4. 19 4位雙向移位寄存器符號 圖4.20 74LS151符號圖
其邏輯功能:S-O時使能,當(dāng)A。A,A。從000-0 01- 010 - 011-100 -101 110-111交化時,其輸出y依次為:D。、D,、Dz、D。、D4、Ds、D6、Dr。
一、實驗?zāi)康?/span>
①用原理圖方法測試4位雙向移位寄存器邏輯功能。
②測試用A3948SLB設(shè)計的環(huán)型A3948SLB計數(shù)器和序列信號發(fā)生器的結(jié)果。
③學(xué)習(xí)用譯碼器74LS138和數(shù)選器74LS151設(shè)計總線結(jié)構(gòu)。
④了解并行(串行)輸入/串行輸出移位寄存器功能及應(yīng)用。
⑤掌握數(shù)字電路設(shè)計的層次化設(shè)計思想。
二、實驗原理
1.4位雙向移位寄存器74LS194
其符號圖如圖4. 19所示。
CLRN為清零端,CLRN=O時移位寄存器清零,CI.RN -1時工作;SLSI、SRSI分別是左、右移位寄存器數(shù)據(jù)輸入端,S..S。為模式控制端,SIS。=00保持、S.So - 01右移、S.So一10左移、S,So =11置數(shù)。
2.8選1數(shù)據(jù)選擇器74LS151
其符號圖如圖4. 20所示。
圖4. 19 4位雙向移位寄存器符號 圖4.20 74LS151符號圖
其邏輯功能:S-O時使能,當(dāng)A。A,A。從000-0 01- 010 - 011-100 -101 110-111交化時,其輸出y依次為:D。、D,、Dz、D。、D4、Ds、D6、Dr。
熱門點擊
- NE555的引腳
- CMOS電路驅(qū)動TTL電路
- 用移位寄存器設(shè)計序列發(fā)生器
- 用原理圖方法測試4位雙向移位寄存器邏輯功能
- 設(shè)計一個邏輯電路
- 集成電路接線技巧
- CPLD內(nèi)部結(jié)構(gòu)
- TL494應(yīng)用電路
- 24位移位寄存器設(shè)計
- 脈沖信號產(chǎn)生及分配器電路
推薦技術(shù)資料
- DC/DC 轉(zhuǎn)換器數(shù)字模擬輸入
- 多層陶瓷電容器技術(shù)結(jié)構(gòu)參數(shù)設(shè)計
- 新型高效率ICeGaN
- Nordic相信無線連接解決方案
- 高數(shù)據(jù)吞吐量(HDT)發(fā)展趨勢
- 星閃Polar碼技術(shù)應(yīng)用探究
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究