在實(shí)際情況中，由于電ADS7870EA路參數(shù)不可能完全一致，因此輸出信號(hào)并不完全為0。這就是說，單靠對稱的電路結(jié)構(gòu)不能完全消除共模信號(hào)對輸出電壓昀影響。解決的辦法是，當(dāng)輸入共模信號(hào)時(shí)，使每管集電極電壓的變化都很小，電阻R。就起到這個(gè)作用。

   下面就來分析這個(gè)電路是如何解決這個(gè)問題的，在圖4 - 12  (b)中，兩管同時(shí)加了正的共模信號(hào)，因此兩管集電極電流同時(shí)增大，這就使R。上的點(diǎn)流增大，從而導(dǎo)致R。上的電壓增大，兩管發(fā)射結(jié)電壓下Ub。，、U凇同時(shí)減小，以致兩管基極電流也同時(shí)減小，從而限制的增大，使每管集電極電壓的變動(dòng)都很小。

   這一結(jié)果實(shí)際上這是利用了R。對共模信號(hào)的強(qiáng)烈負(fù)反饋?zhàn)饔�。�?dāng)R。足夠大時(shí)，只要I。增加一點(diǎn)點(diǎn)，就會(huì)產(chǎn)生不小的△Uk，由此導(dǎo)致每管的Is減小，進(jìn)而使每管的集電極電流和集電極電壓都近似維持不變。

   當(dāng)然，R。的數(shù)值不能無限制地加大，因?yàn)闉榱司S持工作點(diǎn)電流J。不變，加大R。的同時(shí)，必須加大電源- Ee，這是不合理的。

   在實(shí)際應(yīng)用電路中，常用恒流源代替R。，如圖4 - 13所示。圖中，Ri、R2、R3、VT3構(gòu)成恒流源電路。因?yàn)榫w管的動(dòng)態(tài)輸出阻抗很高，所以采用晶體管組成恒流源代替R，就能在較低的- Ee時(shí)得到和用較大的R。同樣的效果。