主要方法是切斷觸發(fā)通路及降低其靈敏度,不使寄D1FL/2U生晶體管工作及降低寄生晶體管電流放大系數(shù)。

   (1)選材及設(shè)計(jì)改進(jìn)。采用SOI/CMOs工藝,在絕緣層襯底上生長(zhǎng)一層單晶硅外延層,然后再制作電路,這樣從根本上清除了晶間管結(jié)構(gòu),防止閂鎖的發(fā)生。

   (2)采用保護(hù)環(huán)。用保護(hù)環(huán)抑制閂鎖效應(yīng)是一種有效方法,其結(jié)構(gòu)如圖5。⒉所示,N+和蘆環(huán)都可有效降低橫向電阻和橫向電流密度。

   圖5,24 帶保護(hù)環(huán)的剖面結(jié)構(gòu)

   (3)采用P/P+夕卜延并在阱區(qū)設(shè)置埋層。如圖5,25所示,在重?fù)诫s硅襯底上外延3~7um厚同型輕摻雜硅,減少寄生電阻RW、Rs和NPN管的電流放大系數(shù),可使閂鎖效應(yīng)降低到最低程度。

   (4)改進(jìn)版圖設(shè)計(jì)。盡可能多開(kāi)電源孔和接地孔,以增加周界,減小接觸電阻。電源孔應(yīng)放在PMOs和P阱間,減小P阱面積,以便減少輻照所引起的光電流。