PCM技術(shù)特點(diǎn)
發(fā)布時(shí)間:2016/6/25 22:57:44 訪(fǎng)問(wèn)次數(shù):1181
PCM技術(shù)是利用微電子測(cè)試結(jié)構(gòu)獲取基本的工藝參數(shù)和工藝質(zhì)量信息,從而進(jìn)DAC08HP行工藝質(zhì)量監(jiān)測(cè)和控制的技術(shù)。PCM基本的測(cè)試結(jié)構(gòu)如下:
(1)薄層電阻測(cè)試結(jié)構(gòu),包括擴(kuò)散層薄層電阻、金屬層薄層電阻、多晶硅薄層電阻等測(cè)試結(jié)構(gòu)。
(2)接觸電阻測(cè)試結(jié)構(gòu),包括金屬一Si接觸電阻(接觸電阻鏈)、多晶一si接觸電阻(接觸電阻鏈)、金屬通孔電阻、多晶硅通孔電阻等測(cè)試結(jié)構(gòu)。
(3)介質(zhì)質(zhì)量監(jiān)測(cè)測(cè)試結(jié)構(gòu),包括柵氧化層測(cè)試結(jié)構(gòu)、場(chǎng)氧測(cè)試結(jié)構(gòu)、絕緣介質(zhì)測(cè)試結(jié)構(gòu)等。
(4)管特性測(cè)試結(jié)構(gòu),包括多種寬長(zhǎng)比的NMOS管和PMOs管。是可靠性測(cè)試結(jié)構(gòu)圖形。
PCM技術(shù)是利用微電子測(cè)試結(jié)構(gòu)獲取基本的工藝參數(shù)和工藝質(zhì)量信息,從而進(jìn)DAC08HP行工藝質(zhì)量監(jiān)測(cè)和控制的技術(shù)。PCM基本的測(cè)試結(jié)構(gòu)如下:
(1)薄層電阻測(cè)試結(jié)構(gòu),包括擴(kuò)散層薄層電阻、金屬層薄層電阻、多晶硅薄層電阻等測(cè)試結(jié)構(gòu)。
(2)接觸電阻測(cè)試結(jié)構(gòu),包括金屬一Si接觸電阻(接觸電阻鏈)、多晶一si接觸電阻(接觸電阻鏈)、金屬通孔電阻、多晶硅通孔電阻等測(cè)試結(jié)構(gòu)。
(3)介質(zhì)質(zhì)量監(jiān)測(cè)測(cè)試結(jié)構(gòu),包括柵氧化層測(cè)試結(jié)構(gòu)、場(chǎng)氧測(cè)試結(jié)構(gòu)、絕緣介質(zhì)測(cè)試結(jié)構(gòu)等。
(4)管特性測(cè)試結(jié)構(gòu),包括多種寬長(zhǎng)比的NMOS管和PMOs管。是可靠性測(cè)試結(jié)構(gòu)圖形。
相關(guān)技術(shù)資料- 5-7調(diào)節(jié)保證計(jì)算的標(biāo)準(zhǔn)是什么,需達(dá)到什么要求?
- 6-25PCM技術(shù)特點(diǎn)
熱門(mén)點(diǎn)擊
- sio2的性質(zhì)
- PsG的主要優(yōu)點(diǎn)
- 離子注入后的退火
- 反電動(dòng)勢(shì)的大小與線(xiàn)圈電感量
- MOs器件的柵氧化層
- CMOs工藝的發(fā)展
- 金屬化電遷移
- 減小NBTl效應(yīng)的措施
- Bi-CMOS工藝
- 壓接行程
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來(lái)看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖，F(xiàn)M08... [詳細(xì)]
- 英特爾酷睿Ultra處理器驅(qū)動(dòng)
- 散熱片 Crucial P31
- 三星F-DVFS（全動(dòng)態(tài)電壓頻
- 業(yè)界首款12納米級(jí)LPDDR5X DRAM
- 移動(dòng)端NAND閃存解決方案ZUFS 4.0
- 48GB 16層HBM3E結(jié)構(gòu)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
