注意設(shè)計工藝,增強(qiáng)抗干擾措施
發(fā)布時間:2017/2/19 18:28:12 訪問次數(shù):335
設(shè)計印制電路板時,應(yīng)避免HCPL-3120-500E引線過長,避免信號竄擾和對信號輸出的延遲;此外,應(yīng)將電源線的寬度設(shè)計得大些,接地線面積應(yīng)大,如此可減少接地噪聲的干擾。
另外,電路在轉(zhuǎn)換工作瞬間產(chǎn)生的尖峰電流值不得超過功耗電流的幾至幾十倍,否則會導(dǎo)致電源電壓的不穩(wěn)定、產(chǎn)生干擾而導(dǎo)致電路的誤動作。減少這類干擾的措施是在集成電路的電源端與地端之間并聯(lián)一個高頻特性良好的去耦電容,通常是每一片集成電路均并聯(lián)一個去耦電容(電容量通常為0.03×109~0.01uF);且在電源的進(jìn)線處,還應(yīng)對地并接入一個低頻去耦電容,首選是電容量為10~50uF的鉭電容。
正確選擇電源電壓
舉例來說,74系列的TTI'門電路的電源電壓為+5V、偏差±10%,若電源電壓超過5.5V將造成集成電路的損壞;而低于娃.5V,則集成電路不能正常工作(即集成電路失去了正常的邏輯功能)。因此,應(yīng)選用穩(wěn)定性能良好的直流穩(wěn)壓電源。由于TTI'電路存在尖峰電流,集成電路需要確保良好接地,并要求電源內(nèi)阻盡可能小,數(shù)字邏輯電路和強(qiáng)電控制電路則需要分別接地,避免強(qiáng)電控制電流地線上產(chǎn)生干擾。使用時切不可將電源與地接反,否則將因電流過大而造成集成電路的損壞。
設(shè)計印制電路板時,應(yīng)避免HCPL-3120-500E引線過長,避免信號竄擾和對信號輸出的延遲;此外,應(yīng)將電源線的寬度設(shè)計得大些,接地線面積應(yīng)大,如此可減少接地噪聲的干擾。
另外,電路在轉(zhuǎn)換工作瞬間產(chǎn)生的尖峰電流值不得超過功耗電流的幾至幾十倍,否則會導(dǎo)致電源電壓的不穩(wěn)定、產(chǎn)生干擾而導(dǎo)致電路的誤動作。減少這類干擾的措施是在集成電路的電源端與地端之間并聯(lián)一個高頻特性良好的去耦電容,通常是每一片集成電路均并聯(lián)一個去耦電容(電容量通常為0.03×109~0.01uF);且在電源的進(jìn)線處,還應(yīng)對地并接入一個低頻去耦電容,首選是電容量為10~50uF的鉭電容。
正確選擇電源電壓
舉例來說,74系列的TTI'門電路的電源電壓為+5V、偏差±10%,若電源電壓超過5.5V將造成集成電路的損壞;而低于娃.5V,則集成電路不能正常工作(即集成電路失去了正常的邏輯功能)。因此,應(yīng)選用穩(wěn)定性能良好的直流穩(wěn)壓電源。由于TTI'電路存在尖峰電流,集成電路需要確保良好接地,并要求電源內(nèi)阻盡可能小,數(shù)字邏輯電路和強(qiáng)電控制電路則需要分別接地,避免強(qiáng)電控制電流地線上產(chǎn)生干擾。使用時切不可將電源與地接反,否則將因電流過大而造成集成電路的損壞。
上一篇:對輸入端的處理
熱門點(diǎn)擊
- LM324引腳圖
- 暗電流在很大程度上影響了輸出電壓與光照的關(guān)系
- 提供了常用硅光電池的主要特性參數(shù)
- 組合開關(guān)又稱轉(zhuǎn)換開關(guān)
- 輸入高電平電流
- 撥碼開關(guān)(DIP開關(guān))
- 以兆歐表測量絕緣電阻的正確接法
- 繼電器吸合電壓和吸合電流的檢測
- 將差值信號送到具有正閾值和負(fù)閾值的兩個電壓比
- 穩(wěn)壓二極管穩(wěn)壓值的測試
推薦技術(shù)資料
- 全新高端射頻儀器
- 集成32位RISC-V處理器&
- 第三代半導(dǎo)體和圖像傳感器 參數(shù)封裝應(yīng)用
- 汽車半導(dǎo)體
- 人形機(jī)器人技術(shù)結(jié)構(gòu)設(shè)計及發(fā)展分
- 紫光芯片云3.0整體解決方案
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究