干擾影響設(shè)各電路
發(fā)布時(shí)間:2017/6/8 21:40:06 訪問次數(shù):461
要分析原因,先大致看看EFT/B信號干擾測試的特點(diǎn)與實(shí)質(zhì)。EFT/B(電快速瞬變脈沖群),由電路中的感性負(fù)載斷開時(shí)產(chǎn)生。其特點(diǎn)是不是單個(gè)脈沖,NDD03N80Z-1G而是一連串的脈沖,圖1.12所示是電快速瞬變脈沖群波形,而且其單個(gè)脈沖波形前沿Jr可達(dá)5ns,半寬r可達(dá)50ns,這就注定了脈沖群干擾具有極其豐富的諧波成分。幅度較大的諧波頻率至少可以達(dá)到1/π莎Γ,即可以達(dá)到0O MHz左右,電源線、EUT、信號線與參考接地板之間均有寄生電容存在。這些寄生電容的存在給EFT/B干擾提供高頻的注入路徑。因此,試驗(yàn)時(shí)EFVB干擾電流會(huì)以共模的形式通過各種寄生電容注入到電路的各個(gè)部位,如圖2.59所示,對電路產(chǎn)生較大的影響。
一連串的脈沖可以在電路的輸入端產(chǎn)生累計(jì)效應(yīng),使干擾電平的幅度最終超過電路的噪聲門限。從這個(gè)機(jī)理上看,脈沖串的周期越短,對電路的影響越大。當(dāng)脈沖串中的每個(gè)脈沖相距很近時(shí),電路的輸入電容沒有足夠的時(shí)間放電,就又開始新的充電,容易達(dá)到較高的電平。當(dāng)這個(gè)電平足以影響電路正常的工作時(shí),系統(tǒng)就表現(xiàn)出受到干擾。
要分析原因,先大致看看EFT/B信號干擾測試的特點(diǎn)與實(shí)質(zhì)。EFT/B(電快速瞬變脈沖群),由電路中的感性負(fù)載斷開時(shí)產(chǎn)生。其特點(diǎn)是不是單個(gè)脈沖,NDD03N80Z-1G而是一連串的脈沖,圖1.12所示是電快速瞬變脈沖群波形,而且其單個(gè)脈沖波形前沿Jr可達(dá)5ns,半寬r可達(dá)50ns,這就注定了脈沖群干擾具有極其豐富的諧波成分。幅度較大的諧波頻率至少可以達(dá)到1/π莎Γ,即可以達(dá)到0O MHz左右,電源線、EUT、信號線與參考接地板之間均有寄生電容存在。這些寄生電容的存在給EFT/B干擾提供高頻的注入路徑。因此,試驗(yàn)時(shí)EFVB干擾電流會(huì)以共模的形式通過各種寄生電容注入到電路的各個(gè)部位,如圖2.59所示,對電路產(chǎn)生較大的影響。
一連串的脈沖可以在電路的輸入端產(chǎn)生累計(jì)效應(yīng),使干擾電平的幅度最終超過電路的噪聲門限。從這個(gè)機(jī)理上看,脈沖串的周期越短,對電路的影響越大。當(dāng)脈沖串中的每個(gè)脈沖相距很近時(shí),電路的輸入電容沒有足夠的時(shí)間放電,就又開始新的充電,容易達(dá)到較高的電平。當(dāng)這個(gè)電平足以影響電路正常的工作時(shí),系統(tǒng)就表現(xiàn)出受到干擾。
上一篇:怎樣接地才有利于EMC
熱門點(diǎn)擊
- 恒定表面源擴(kuò)散
- 二氧化硅的濕法刻蝕
- 鎢的刻蝕
- 氮化硅的干法刻蝕
- 以TEOs為硅源淀積sio2
- 埋層的制備
- 芯片互連技術(shù)
- 目前市場上出現(xiàn)的BGA封裝,按基板的種類
- WLR――硅片級可靠性測試
- 電子束光刻膠
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- 全新高端射頻儀器
- 集成32位RISC-V處理器&
- 第三代半導(dǎo)體和圖像傳感器 參數(shù)封裝應(yīng)用
- 汽車半導(dǎo)體
- 人形機(jī)器人技術(shù)結(jié)構(gòu)設(shè)計(jì)及發(fā)展分
- 紫光芯片云3.0整體解決方案
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究