放置在上面的PCB和放置在下面的PCB,兩板信號之間通過排針互連。Zl~Zn表示信號排針的阻抗;Z妒表示地排針的阻抗;Zg2表示P2、P3之間互連PCB印制布線的阻抗。

   EFT/B干擾造成設(shè)備失效的機(jī)理是利用干擾信號對設(shè)備線路結(jié)電容的充電,在上面NDP6020P的能量積累到一定程度之后,就可能引起線路(乃至系統(tǒng))出錯。這個結(jié)電容充電的過程也就是EFT/B干擾的共模電流流過EUT的過程,流過EUT的共模電流的大小和時間直接決定了EFT/B試驗結(jié)果。圖2.ω中的箭頭線表示試驗時共模電流的流向,由此可見,在EFT/B的千擾源的遠(yuǎn)端接地會促進(jìn)EFT/B共模電流流過EUT內(nèi)部電路,當(dāng)共模電流流過內(nèi)部電路時,電流流經(jīng)的阻抗是決定干擾影響度的關(guān)鍵,如果阻抗較大,則就會有較大的壓降產(chǎn)生,即EUT會受到較大的干擾,阻抗較小則反之。在本產(chǎn)品中,上、下板之間通過排針互連顯然高頻下阻抗較大(一般一個PCB上的接插件,有520uH的分布電感;一個雙列直插的叫引腳集成電路插座,引入4~18uH的分布電感)。三個接地點之間也只是通過較窄的PCB布線互連,阻抗也較大。從這方面來說,該EUT一方面需要單點接地來減小共模電流流過EUT內(nèi)部電路。另一方面,從阻抗分析及試驗現(xiàn)象上看,三個接地點之間存在區(qū)別,或者說三個接地點之間存在較大的阻抗,這樣一來需要通過一定的方法來降低三個接地點之間的阻抗,以使共模電流流過時,壓降較小,這對試驗成功也非常有利。