不過雖然多晶硅在過去的二十多年里已成為制造ⅣR)SFET柵極的標(biāo)準(zhǔn),但也有 M24256-BWMN6TP若干缺點(diǎn)使得工業(yè)界在先進(jìn)CMOS器件產(chǎn)品中使用高介電常數(shù)的介質(zhì)和金屬柵極(High慮 etal Gate,HKMG),這些缺點(diǎn)如下:多晶硅導(dǎo)電性不如金屬,限制了信號(hào)傳遞的速度。雖然可以利用摻雜的方式改善其導(dǎo)電性,但效果仍然有限。有些熔點(diǎn)比較高的金屬材料如:鎢(Tungsten)、鈦(Titanium)、鈷(Cobalt)或鎳(Nickel)被用來和多晶硅制成合金。這類混合材料通常稱為金屬硅化物(silicide)。加上了金屬硅化物的多晶硅柵極導(dǎo)電特性顯著提高,而且義能夠耐受高溫工藝。此外因?yàn)榻饘俟杌锏奈恢檬窃跂艠O表面,離溝道區(qū)較遠(yuǎn),所以也不會(huì)對M(EFET的閾值電壓造成太大影響。在柵極、源極與漏極都鍍上金屬硅化物的工藝稱為“自我對準(zhǔn)金屬硅化物工藝”(&lf Aligned sili0de),通常簡稱salicide△藝。

   當(dāng)MOSFET的器件尺寸縮得非常小、柵極氧化層也變得非常薄時(shí),例如,最新△藝可以把氧化層厚度縮小到lnm左右,一種過去沒有發(fā)現(xiàn)的稱之為“多晶硅耗盡”現(xiàn)象也隨之產(chǎn)生。當(dāng)M()SFET的反型層形成時(shí),有多晶硅耗盡現(xiàn)象的M(瀉FET柵極多晶硅靠近氧化層處,會(huì)出現(xiàn)一個(gè)耗盡層,無形中增加了柵氧化層厚度,影響M()SFET器件性能。要解決這種問題,一種解決方案是將多晶硅完全的合金化,稱為FU~qI(FUlly SIlicide Polysilicon Gate)工藝。金屬柵極是另一種最好的方案,可行的材料包括鉭(Tantalum)、鎢、氮化鉭(Tantalum

Nitride),或是氮化鈦(Titalium Nithde)再加上鋁或鎢。這些金屬柵極通常和高介電常數(shù)物質(zhì)形成的氧化層一起構(gòu)成MOs電容。

   在過去的半個(gè)多世紀(jì)中,以CMC)S技術(shù)為基礎(chǔ)的集成電路技術(shù)一直遵循“摩爾定律”,即通過縮小器件的特征尺寸來提高芯片的工作速度、增加集成度以及降低成本,取得了巨大的經(jīng)濟(jì)效益與科學(xué)技術(shù)的重大發(fā)展,推動(dòng)了人類文明的進(jìn)步,被譽(yù)為人類歷史上發(fā)展最快的技術(shù)之一。伴隨MOS器件特征尺寸按比例不斷縮小,源與漏之間的距離也越來越短,溝道不僅受柵極電場,同時(shí)也受到漏極電場的影響,這樣一來柵極對溝道的控制能力變差,柵極電壓夾斷溝道的難度也越來越大,如此便容易發(fā)生亞閥值漏電(Sub_threshold leakage)現(xiàn)象,形成短溝道效應(yīng)(Short Channel Effects,sCE)。這樣會(huì)導(dǎo)致晶體管性能的嚴(yán)重退化,影響其開關(guān)效率以及速度。如果短溝道效應(yīng)得不到有效控制,傳統(tǒng)的平面體硅MOSFET的尺寸持續(xù)按比例縮小將變得越來越困難。集成電路技術(shù)發(fā)展到當(dāng)今20nm技術(shù)節(jié)點(diǎn)及以下時(shí),在速度、功耗、集成度、可靠性等方面將受到一系列基本物理和工藝技術(shù)問題的限制為了克服這些挑戰(zhàn),人們致力于兩方面的研究:一方面積極研發(fā)全新的信息處理技術(shù),以便在CMOS技術(shù)的能力范圍之外繼續(xù)實(shí)現(xiàn)或超越摩爾定律;另一方面積極研究器件新結(jié)構(gòu)、新材料,以便充分挖掘CMOS技術(shù)的潛力,實(shí)現(xiàn)CMOS技術(shù)沿摩爾定律進(jìn)一步按比例縮小。比如,在傳統(tǒng)晶體管的△藝設(shè)計(jì)中采用新的材料,如高乃電介質(zhì),金屬柵材料以及隱埋應(yīng)變硅源漏,或者發(fā)展替代傳統(tǒng)平面結(jié)構(gòu)的晶體管器件結(jié)構(gòu)給出當(dāng)代CM(E集成電路材料與器件結(jié)構(gòu)的演進(jìn)[b^硐。