關鍵T藝參數的變化,如多晶硅柵刻蝕的CDU、由密集到稀疏區(qū)的刻蝕偏差(TPEB)、HC55185DIMZ線寬粗糙度(I'WR)以及多晶硅柵形狀(特別是底部形狀)等,必須被很好地控制,以改善器件性能和提高良率。必須仔細地優(yōu)化所有這些參數,以避免其中的任何一個退化。眾所周知,漏飽和電流(IdMt)是表明器件電性能的基準尺度,其應該正比于器件的有效溝道長度,與多晶硅柵的CDU有著密切的關系。V訕n是評價器件特性的另一個關鍵參數,圖8,15(a)顯示的是雙斜率VnⅡ這個問題依賴于TPEB的表現。好的TPEB結構不會產雙斜率問題。LWR與晶體管的閾值電壓變化相關,明顯地增大了關態(tài)電流的泄漏I。(b)顯示的是NM()s泄漏電流的模型預測,以及在0.13umCM()s技術中,對應不同程度的LWR,驅動電流是柵長度的函數的結果。在65nm及以下I藝節(jié)點,必須考慮減小多晶硅柵形貌的變化。但第二個進行了退火。即使用了(lF|,饣j然可以在NM(E和PM(B觀察到多晶硅頂部嚴重的負載現象。更高的(Cr1+HBl+cl')比值可以減小這種負載現象,但卻不能完全消除;而且過高的CFl比值會導致錐度的形狀加大,在65nm及以下丁藝節(jié)點中這是不能接受的。對預摻雜的NM()S退火可以驅使摻雜劑在多晶硅柵中分布得更加均勻,導致摻雜劑引人的多晶硅柵形狀畸變減弱。但是,沒有從根本改善,多品硅柵形狀的畸變出現在預摻雜NMOS多晶硅柵的下半部。第△種情況加人F SF|和NF,,前者是腐蝕性更強,產牛聚合物少的氣體,后者是對側墻保護好的氣體。結果是在沒有見到多晶硅柵形狀畸變和預摻雜負載現象;顯示的是偏置電壓和丁藝時間在主刻蝕和過刻蝕步驟中對多晶硅柵形狀影響的效果。(GHIK)顯示的是在情況下,兩個TEM(透射電f顯微鏡)形狀的例子,可以清楚地看到多品硅柵形狀負載在很大程度丨l取決于主刻蝕和過刻蝕的刻蝕均勻性,側墻角(sWA)可以作為評價指標。

   除了上述問題,線邊緣的收縮和柵刻蝕后出現的硅凹陷也引起了更多關注。前者是由在線的端頭的二維刻蝕造成的,后者源白過刻蝕步驟中的硅的氧化/消耗。二者可分別通過柵刻蝕的底部抗反射涂層打開步驟和過刻蝕步驟得到某種程度的改進。