是一個用來限定結和深源/漏結寬度的自對準技術。它的寬度、高度和物理特性,HCF40106BE成為等比例縮小CM(E技術的關鍵。為了緩解結等比例縮小勢,并不以結電阻為代價來減小重疊電容,在柵的側壁形成了偏移間隔,從90nm CM(EI藝節(jié)點以后,它已經(jīng)得到廣泛的應用。需要謹慎地平衡偏移間隔和源/漏擴展,以避免源到漏的重疊不夠造成的驅動電流損失或者明顯的短溝效應。為了在采川偏移問隔CM()SI藝屮得到可以接受的重復性和參數(shù)離散.偏移問隔寬度的均勻性必須控制在至少小于1nm。更寬的側墻可以減少短溝效應,降低側墻下面的寄生源/漏電阻,并月~更能耐受造成二極管漏電流加大的NiSi的橫向過生長,或者接觸刻蝕釘子效應,但它限制F側埔寬度的縮小,并且對硅化物的形成和層間介質間隙的填充提出丁挑戰(zhàn)。除此之外,在不同圖形尺寸和密度的情況下,側墻材料沉積多道離子注人工藝采用了不同的側墻結構以調整晶體管的源漏結.使其具有最大的驅動電流,同時保持低的晶體管寄生電容。偏移間隔通常是由氮化硅或者氧化物組成的。

   . O―N模式,或者O-N-O模式被用來形成側墻:()N模式由于簡單・可以縮小結構而得到更多的關注。不僅介質刻蝕機,而且導體刻蝕機都可以進行側墻刻蝕。相應的刻蝕氣體,至少包括C1F:/CH3F/CH2F?/CH中的兩個。要減少腔室記憶效應,得到更好的均勻性控制,清潔模式刻蝕機進行側墻刻蝕是首選。偏移問隔的刻蝕的影響可由環(huán)型振蕩器監(jiān)控,這個因素與柵漏交疊電容(CGI)0)密切相關,環(huán)振損失減小F晶體管的速度,降低了晶圓良率。顯示的是柵漏交疊電容移動與偏移問隔寬度之間的密切關系,顯示出1nm偏移間隔的變化,可以尋致NM()S的幾訓大約5%的移動。岡此,對偏移間隔均勻性良好的控制以及它的形狀偏差的減小可以降低柵漏交疊電容的變化范圍,從而增加良率。環(huán)振損失的結果指出,在I'am23O0versys kiyo刻蝕機~L,以較低的刻蝕速率.改善偏移問隔的寬度均勻性(3σ為0,7nm),就可以明顯地降低環(huán)振損失,相應的晶圓良率提高了4O%。這可以歸為更好的偏移間隔均勻性和更小的形狀偏差的協(xié)同效果,這兩個因素會影響到注人離子在多晶硅柵內(nèi)部擴散的分布。在圖8.22(b)中的環(huán)振的累積分布函數(shù)曲線,顯示低刻蝕速率偏移刻蝕可以得到更接近日標的特性。圖8.23的通用曲線和y`rol卜off曲線顯示出用Lam2300versys kiy°的低刻蝕速率來刻蝕NM()s,其結果優(yōu)于采用常規(guī)介質刻蝕機的高速率刻蝕,而在PMs的刻蝕中沒有發(fā)現(xiàn)差異,這是囚為快速的硼擴散使得PMOs對偏移問隔均勻性和形狀的偏差不敏感。