在電子設(shè)備中,接地是控制干擾的重要方法。如果能將接地和屏蔽正確結(jié)合起來(lái)使用,可解決大部分干擾問(wèn)題。電子設(shè)各中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。

   在PCB的地線設(shè)計(jì)中,接地技A43L0616AV-7UF術(shù)既應(yīng)用于多層PCB,也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗,從而減少?gòu)碾娐贩祷仉娫粗g的接地回路壓降。

   正確選擇單點(diǎn)接地與多點(diǎn)接地

   在低頻模擬電路中,信號(hào)的工作頻率小于1MHz時(shí),它的走線和器件間的電感影響較小,而接地電路形成的環(huán)路電流對(duì)電路影響較大,因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí),地線阻抗變得較大,此時(shí)應(yīng)盡量降低地線阻抗,因此應(yīng)采用就近多點(diǎn)接地。

   若接地線很細(xì),接地電位則隨電流的變化而變化,致使電子設(shè)備的參考電平不 穩(wěn),抗干擾性能變壞。因此應(yīng)將接地線盡量加粗,使它能通過(guò)至少三倍的PCB最 大工作電流。如有可能,接地線的寬度應(yīng)大于3mm。

   將接地線構(gòu)成閉環(huán)路

   設(shè)計(jì)只由數(shù)字電路組成PCB的地線系統(tǒng)時(shí),將接地線做成閉環(huán),可以明顯地 提高PCB抗干擾能力。其原因在于:PCB上有很多集成電路元器件,尤其遇有耗 電多的元器件時(shí),因受接地線粗細(xì)的限制,會(huì)在地線上產(chǎn)生較大的電位差,引起抗 干擾能力下降。若將接地構(gòu)成環(huán)路,則會(huì)縮小電位差值,提高電子電器設(shè)備的抗干 擾能力。

   當(dāng)工作頻率在1~10MHz時(shí),如果采用一點(diǎn)接地,其地線長(zhǎng)度不應(yīng)超過(guò)信號(hào)最高頻率波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地法。

   高頻模擬電路宜采用多點(diǎn)串聯(lián)接地,地線應(yīng)短而粗,高頻元器件周圍盡量布置柵格狀、大面積接地銅箔。

   將數(shù)字電路與模擬電路分開(kāi)

   若電路板上既有高速數(shù)字電路,又有線性模擬電路,應(yīng)使它們盡量分開(kāi),而兩者的地線不要相混,分別與電源端地線相連,并要盡量加大線性電路的接地面積。