過沖與下沖來源于走線過長(zhǎng)或者信號(hào)變化太快兩方面原因。雖然大多數(shù)元器仵接收端有輸入二極管保護(hù),但有時(shí)這些過沖電平會(huì)遠(yuǎn)遠(yuǎn)超過元器件電源電壓范圍,損壞元器件。 MC56F8013VFAE

   串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過時(shí),在PCB與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)。信號(hào)線距離地線越近,線間距越大,產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解決串?dāng)_的方法是移開發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。

   如果設(shè)計(jì)中信號(hào)有高速跳變的邊沿,就必須考慮到在PCB上存在傳輸線效應(yīng)的問題�，F(xiàn)在普遍使用的具有很高時(shí)鐘頻率的快速℃更是存在這樣的問題。解決這個(gè)問題有一些基本原則:如果采用CMOS或T兒電路進(jìn)行設(shè)計(jì),工作頻率小于10MHz,布線長(zhǎng)度應(yīng)該不大于7in(1血=2.~s0cm)。工作頻率在50MHz,布線長(zhǎng)度應(yīng)不大于1.5h。如果工作頻率達(dá)到或超過75MHz,布線長(zhǎng)度應(yīng)在hn。對(duì)于CaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3h。如果超過這個(gè)標(biāo)準(zhǔn),就存在傳輸線效應(yīng)的問題。

   解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí),除非走線分支長(zhǎng)度保持很短,否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下,PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu),即菊花鏈(D缸叩Ch乩n)布線和星形(⒊ar)布線。

   電磁輻射產(chǎn)生的問題,包含過量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。電磁輻射干擾表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí),會(huì)對(duì)周圍環(huán)境輻射電磁波,從而干擾周圍環(huán)境中電子設(shè)各的正常工作。它產(chǎn)生的主要原因是,電路工作頻率太高及布局布線不合理。目前已有進(jìn)行EMI仿真的軟件工具,但EMI仿真器都很昂貴,仿真參數(shù)和邊界條件設(shè)置又很困難,這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最

常用的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié),實(shí)現(xiàn)在設(shè)計(jì)各個(gè)環(huán)節(jié)上按照規(guī)則驅(qū)動(dòng)和控制。