不相容的信號線(數(shù)字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應(yīng)相互遠離,不要平行走線。分布在不同層上的信號線走向應(yīng)相互垂直。 JM1aN-TMP-DC24V這樣可以減少線間的電場和磁場耦合干擾。

   信號線的布置最好根據(jù)信號的流向順序安排。一個電路的輸出信號線不要再折回輸人信號線區(qū)域。

   信號線不要離印制板邊緣太近,留有的寬度應(yīng)至少大于軌線層和地線層的距離 (約為0.15mm),否則會引起特性阻抗變化,而且容易產(chǎn)生邊緣場,增加向外的 輻射。

   時鐘發(fā)生器如果有多個負載,則扇出不能用樹形結(jié)構(gòu)走線,而應(yīng)用蜘蛛網(wǎng)形結(jié) 構(gòu)走線,即所有的時鐘負載直接與時鐘功率驅(qū)動器相互連接。 PCB是電子產(chǎn)品最基本的部件,也是絕大部分電子元器件的載體。當一個產(chǎn) 品的PCB設(shè)計完成后,可以說其核心電路的騷擾和抗擾特性就基本已經(jīng)確定下來 了,要想再提高其EMC特性,就只能通過接口電路的濾波和外殼的屏蔽來“圍追 堵截”了,這樣不但大大增加了產(chǎn)品的后續(xù)成本,也增加了產(chǎn)品的復(fù)雜程度,從 而降低了產(chǎn)品的可靠性�？梢哉f一個好的PCB可以解決大部分的電磁騷擾問題, 只要同時在接口電路排板時增加適當瞬態(tài)抑制器件和濾波電路就可以同時解決大部 分抗擾度問題。

   高速信號線要盡可能的短,以免干擾其他信號線。在雙面板上,必要時可在高速信號線兩邊加隔離地線。多層板上所有高速時鐘線都應(yīng)根據(jù)時鐘線的長短,采用相應(yīng)的屏蔽措施。

   所謂阻抗匹配即信號線的負載應(yīng)與信號線的特性阻抗相等。特性阻抗與信號線的寬度、與地線層的距離以及板材的介電常數(shù)等物理因素有關(guān),是信號線的固有特性。阻抗不匹配將引起傳輸信號的反射,使數(shù)字波形產(chǎn)生振蕩,造成邏輯混亂。通常信號線的負載是IC輸人腳,阻抗基本穩(wěn)定。造成不匹配的原因主要是信號線走線過程中本身的特性阻抗的變化,如走線的寬窄不一、走線拐彎、經(jīng)過過孔等。所以布線時應(yīng)采取措施,使得信號線全程走線的特性阻抗保持不變。高速信號線盡量布置在PCB同一層上,不經(jīng)過過孔。一般數(shù)字信號線應(yīng)避免穿過兩個以上的過孔。信號線拐9O°直角會產(chǎn)生特性阻抗變化,所以拐角處應(yīng)設(shè)計成弧形或走線的外側(cè)用兩個笱°角連接過渡。