輸入高低電平的測試

   TTL和CMOS是數字電路中最常用的兩種邏輯電平,LVTTL和LVCMOs分別是TTL和CMOs的低電平版本,H772SJ-P其他的電平大多衍生自TTL和CMOs電平。TTL是晶體管邏輯,晶體管是流控器件,且輸入電阻較小,因此,TTL電平器件相對速度快,但功耗大。CMOs是MOS管邏輯,MOs管是壓控器件,且其輸入電阻大,相比而言,CMOs電平器件的速度較慢,但功耗較小。由于電壓信號更易受外界噪聲干擾,同時由于CMOs器件的輸入阻抗很大,外界的干擾可能會引起電平的翻轉,因此,CMOs器件的輸入端應有確定的狀態(tài),使用中,輸出腳應進行上下拉處理,不能浮空。測試時,測試系統(tǒng)應明確各輸入腳的信號,使器件處于確定的狀態(tài)。常見電平如圖⒋3所示。

   輸入高低電平的測試分為兩種。一種是驗證性的、符合性檢查性質的測試方法,直接將最劣邊界值設為/IL及/IH,由ATE進行功能測試,用于驗證/IL及/IH處于規(guī)范最劣值時,器件是否能正常運行。若器件能正常運行,則說明器件符合規(guī)范規(guī)定的/IL及巧H的要求。此種測試方法只能得到器件是否符合規(guī)范的定性結論,得不到器件/IL和/IH的定量測試結果。可以用于生產篩選測試。其特點就是速度快,能與其他測試項(如功能測試)合并進行測試,節(jié)省時間和成本。

    另外一種測試方法需要結合ATE設備進行。它是通過不斷地改變滸H及圻L然后運行功能向量,直到器件出現失效,失效處的購L及‰H值則是器件所能承受的最劣竹L及購H邊界值。通過這種方法可以得到/lL及圻H的量化邊界值。可以為設計和具體的工程應用提供量化指標。比較適合研發(fā)驗證、性能摸底及產品鑒定測試中。其測試方法如圖午4所示。

   圖⒋4 輸入高低電平掃描測試原理

   還有一種用于尋找“GOLDEN DEⅥCE”的測試方法,即西蒙圖(血m00)。它以購L、圻H為縱(橫)坐標,在一定的電壓范圍內,窮盡竹L與購H的組合,記錄每一個組合的功能測試結果,將結果標記在二維圖形上,即為西蒙圖,如圖45所示。圖中淺色部分為圻L和圻H可以正常工作的區(qū)域。實際應用系統(tǒng)設計時,/IL和/IH應與深色區(qū)域保持一定距離,理論上離其越遠,可靠性越高。