輸入高低電平漏電的測(cè)試

   一般用乃H表示邏輯門輸入為高電平時(shí)的電流,rIL表示邏輯門輸入為低電平時(shí)的電流,采用加壓測(cè)流的方式進(jìn)行測(cè)試。此項(xiàng)測(cè)試是為檢測(cè)器件輸入端與器件內(nèi)部絕緣氧化膜在生產(chǎn)過程中是否太薄,形成類似短路的情況,從而導(dǎo)致器件的失效。H7805AJ其測(cè)試原理如圖⒋6所示。

   數(shù)字集成電路輸入引腳漏電測(cè)試時(shí),需關(guān)注對(duì)輸入引腳所施加的電平。由于本參數(shù)的測(cè)試不需要運(yùn)行向量文件,可以用于一些國外進(jìn)口復(fù)雜邏輯器件集成電路的測(cè)試,可以篩除一些初步使用正常但具有質(zhì)量隱患的集成電路。

   數(shù)字集成電路雙向腳輸入漏電測(cè)試時(shí),除關(guān)注輸入引腳所施加的電平外,還需要運(yùn)行一定的功能向量,使雙向引腳的狀態(tài)處于輸入狀態(tài)。如圖⒋7圓圈處所示(不同ATE設(shè)備的具體圖形存在差異),為準(zhǔn)確測(cè)試雙向腳的輸入漏電,器件需要運(yùn)行特定向量,并在特定周期停住,此時(shí),某些特定雙向腳將處于輸入狀態(tài),再施加一定的電平測(cè)試相應(yīng)的高低電平漏電。