模擬集成電路的參數(shù)測試方法
發(fā)布時(shí)間:2019/6/19 21:21:12 訪問次數(shù):1907
模擬集成電路的參數(shù)測試方法
與數(shù)字集成電路不同,模擬集成電路的參數(shù)與具體產(chǎn)品相關(guān)性比較大,不同類別的集成電路可能具有完全不一樣的參數(shù),參數(shù)相對比較繁雜,本節(jié)列舉幾個(gè)參數(shù)討論其測試方法。
DAC輸出失調(diào)電流 H8YCZ0CI0MAR-3DD-C
DAC輸出失調(diào)電流測試原理如圖49所示。圖49為一個(gè)器件內(nèi)部集成的DAC,測試時(shí),將DAC配置成最小輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC輸出失調(diào)電流。因此類電壓一般比較小,且易受干擾,工程實(shí)際中用ATE直接測試電壓不太可行,應(yīng)想方法排除干擾進(jìn)行準(zhǔn)確測試。
圖⒋9 DAC輸出失調(diào)電流測試原理圖
DAC增益誤差
DAC增益誤差原理如圖⒋10所示,將DAC配置成最小輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC輸出失調(diào)流。將DAC配置成滿幅輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC滿幅輸出電流。DAC的滿幅輸出電流與DAC輸出失調(diào)電流之差即為DAC輸出的實(shí)際滿刻度范圍,實(shí)際滿刻度與理想滿刻度之差與理想滿刻度的比值即為DAC增益誤差。
模擬集成電路的參數(shù)測試方法
與數(shù)字集成電路不同,模擬集成電路的參數(shù)與具體產(chǎn)品相關(guān)性比較大,不同類別的集成電路可能具有完全不一樣的參數(shù),參數(shù)相對比較繁雜,本節(jié)列舉幾個(gè)參數(shù)討論其測試方法。
DAC輸出失調(diào)電流 H8YCZ0CI0MAR-3DD-C
DAC輸出失調(diào)電流測試原理如圖49所示。圖49為一個(gè)器件內(nèi)部集成的DAC,測試時(shí),將DAC配置成最小輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC輸出失調(diào)電流。因此類電壓一般比較小,且易受干擾,工程實(shí)際中用ATE直接測試電壓不太可行,應(yīng)想方法排除干擾進(jìn)行準(zhǔn)確測試。
圖⒋9 DAC輸出失調(diào)電流測試原理圖
DAC增益誤差
DAC增益誤差原理如圖⒋10所示,將DAC配置成最小輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC輸出失調(diào)流。將DAC配置成滿幅輸出,測量DAC的輸出電壓,用測量到的電壓值除以DAC輸出腳的接地電阻即為DAC滿幅輸出電流。DAC的滿幅輸出電流與DAC輸出失調(diào)電流之差即為DAC輸出的實(shí)際滿刻度范圍,實(shí)際滿刻度與理想滿刻度之差與理想滿刻度的比值即為DAC增益誤差。
熱門點(diǎn)擊
- 何謂電磁機(jī)構(gòu)的吸力特性與反力特性?
- 軍用電子元器件標(biāo)準(zhǔn)分級
- 記錄內(nèi)容包括被試器件數(shù)
- 空間單粒子效應(yīng)通常采用地面高能粒子加速器進(jìn)行
- 特殊標(biāo)志位存儲器(SM)
- 靜態(tài)電流測試
- 邏輯設(shè)計(jì)法
- 用戶自定義協(xié)議(自由口通信模式)
- 軍用電子元器件標(biāo)準(zhǔn)文獻(xiàn)分類
- 漏電保護(hù)器一般由3個(gè)主要部件組成
推薦技術(shù)資料
- 人形機(jī)器人市場未來發(fā)展格局前景預(yù)測
- 新一代航空器用激光雷達(dá)CES2
- SPAD-SoC集成1080-
- 全球首款1080線激光雷達(dá)應(yīng)用
- 激光雷達(dá)行業(yè)市場發(fā)展新動(dòng)態(tài)
- AI時(shí)代存儲技術(shù)產(chǎn)品走向趨勢
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究