1)雙端轉(zhuǎn)單端設(shè)計(jì) R6545AP

   DDs器件內(nèi)部的DAC一般采用電流互補(bǔ)輸出模式,測(cè)試時(shí)需要將其轉(zhuǎn)換為電壓信號(hào)。DAC的差分電流信號(hào)被轉(zhuǎn)換成單端電壓信號(hào)后,一般需要對(duì)其進(jìn)行頻譜分析和測(cè)量,因此,在測(cè)試板上應(yīng)預(yù)留一個(gè)sNlA接口,以便使用SNIA線與頻率分析儀或RF接收器對(duì)接。

  2)走線等長(zhǎng)設(shè)計(jì)

   對(duì)超高速比較器進(jìn)行測(cè)試時(shí),必須保證比較器的兩個(gè)差分輸入信號(hào)同時(shí)到達(dá)。因此,設(shè)計(jì)測(cè)試板時(shí)應(yīng)選用ATE的差分通道與其連接,使用弧形走線并保證走線等長(zhǎng)。

  3)獨(dú)立電源設(shè)計(jì)

   純凈的電源是保證精確測(cè)試結(jié)果的關(guān)鍵。DDs器件一般需要3路電源,一路是數(shù)字1,8V,給器件邏輯內(nèi)核供電;一路是模擬1.8V,用于PLL和DAC供電;還有一路是數(shù)字3.3V,給器件V0口供電。理論上講,模擬信號(hào)極易受到數(shù)字信號(hào)的干擾,因此,不可以將數(shù)字1.8V與模擬1.8Ⅴ共用一路電源。這3路電源必須分開走線,各自的地引腳先整體共地避免相互干擾,再通過走線單點(diǎn)共地以保證電平一致。還有,每路電源必須并接一個(gè)比較大的負(fù)載電容,電容值應(yīng)視器件工作時(shí)的電流波動(dòng)程度而定,一般DDs器件選用1~10uF的負(fù)載電容,用于彌補(bǔ)瞬態(tài)電流較大時(shí)的能量不足。在器件每個(gè)電源腳與地之間還應(yīng)并接一個(gè)10~100nF的濾波電容,用于消除高頻噪聲干擾。