用于電壓輸出DAC AD5620的單端差分轉(zhuǎn)換器電路
發(fā)布時(shí)間:2012/3/3 19:46:12 訪問次數(shù):1152
AD8042具有一個(gè)軌到軌輸出級(jí)和一個(gè)輸入級(jí)，輸出級(jí)在任意電源軌的30mV范圍內(nèi)工作，輸入級(jí)則可在負(fù)電源（在本電路中為地）以下200mV和正電源的1V范圍內(nèi)工作。此外，AD8042具有160MHz帶寬和快速建立時(shí)間，是輸出驅(qū)動(dòng)器的理想選擇。
在圖8. 73所示電路中的電壓輸出DAC為12位的AD5620，它采用10引腳MSOP封裝。10D820K
圖8. 73所示電路采用+5 V單電源供電。DAC的輸入由一個(gè)SPI端口控制，輸出擺幅為0～+5 V。DAC片內(nèi)基準(zhǔn)電壓源(+2.5 V)用于設(shè)置AD8042差分驅(qū)動(dòng)器電路的共模電壓。該基準(zhǔn)電壓源的溫度系數(shù)為5×10 -6／cC。V-端的輸出是以+2.5 V共模電壓為中心的反向DAC輸出。反饋網(wǎng)絡(luò)和U2一。迫使V+端的電壓與V-端的電壓相位相差1800。該驅(qū)動(dòng)器輸入端和輸出端的波形如圖8. 74所示。差分輸出限制在各電源軌大約30mV范圍內(nèi)，因此，知果DAC超過這些區(qū)間工作，將會(huì)發(fā)生一定的削波。
AD8042具有一個(gè)軌到軌輸出級(jí)和一個(gè)輸入級(jí)，輸出級(jí)在任意電源軌的30mV范圍內(nèi)工作，輸入級(jí)則可在負(fù)電源（在本電路中為地）以下200mV和正電源的1V范圍內(nèi)工作。此外，AD8042具有160MHz帶寬和快速建立時(shí)間，是輸出驅(qū)動(dòng)器的理想選擇。
在圖8. 73所示電路中的電壓輸出DAC為12位的AD5620，它采用10引腳MSOP封裝。10D820K
圖8. 73所示電路采用+5 V單電源供電。DAC的輸入由一個(gè)SPI端口控制，輸出擺幅為0～+5 V。DAC片內(nèi)基準(zhǔn)電壓源(+2.5 V)用于設(shè)置AD8042差分驅(qū)動(dòng)器電路的共模電壓。該基準(zhǔn)電壓源的溫度系數(shù)為5×10 -6／cC。V-端的輸出是以+2.5 V共模電壓為中心的反向DAC輸出。反饋網(wǎng)絡(luò)和U2一。迫使V+端的電壓與V-端的電壓相位相差1800。該驅(qū)動(dòng)器輸入端和輸出端的波形如圖8. 74所示。差分輸出限制在各電源軌大約30mV范圍內(nèi)，因此，知果DAC超過這些區(qū)間工作，將會(huì)發(fā)生一定的削波。
相關(guān)技術(shù)資料- 3-3用于電壓輸出DAC AD5620的單端差分轉(zhuǎn)換器電路
- 相關(guān)IC型號(hào)
- 10D820K
- 暫無最新型號(hào)
熱門點(diǎn)擊
- 74LS112和74LS175簡(jiǎn)介及邏輯功能
- 橋式傳感器放大和ADC輸入匹配電路
- 優(yōu)先編碼器
- K型熱電偶傳感器放大電路
- 焊接步驟
- 運(yùn)算放大器反相和同相結(jié)構(gòu)阻抗匹配的方法
- RC振蕩器
- 使用NOP指令
- INA333基本應(yīng)用電路
- 多路數(shù)據(jù)分配器
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同，EP9307-CRZ這臺(tái)分... [詳細(xì)]
- 第8代1800A/1200V
- 1200V CoolSiC嵌入
- PCB嵌入式功率芯片封裝應(yīng)用研究
- 反射傳感器簡(jiǎn)化光電開關(guān)設(shè)計(jì)
- 導(dǎo)電性高分子混合鋁電解電容器
- PCIe Gen4 SSD主控芯片
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
